กระบวนการเพิ่มประสิทธิภาพวงจรดิจิทัลด้วยเทคนิคการสังเคราะห์ที่ระดับสูงสำหรับการปรับปรุงระบบตรวจจับเลนถนน
| dc.contributor.advisor | ณัฎฐา จินดาเพ็ชร์ | |
| dc.contributor.author | ปนัดดา โสฬส | |
| dc.contributor.department | Faculty of Engineering Electrical Engineering | |
| dc.contributor.department | คณะวิศวกรรมศาสตร์ ภาควิชาวิศวกรรมไฟฟ้า | |
| dc.date.accessioned | 2023-01-04T06:43:01Z | |
| dc.date.available | 2023-01-04T06:43:01Z | |
| dc.date.issued | 2020 | |
| dc.description | วิทยานิพนธ์ (วศ.ม. (วิศวกรรมไฟฟ้า))--มหาวิทยาลัยสงขลานครินทร์, 2563 | en_US |
| dc.description.abstract | In this work, road lane detection is proposed to reciprocate the requirements of Lane Keeping Assistant System (LKAS) and Lane Departure Warning System (LDWS), which are the position of lane line on image and the tolerance to the unexpected road lane, especially curve lane. The angle calculation is proposed to realize the curve's direction. The speed and memory usage of an algorithm are improved as well by adding the High Level Synthesis (HLS) optimization techniques. Array sizing, loop unrolling, loop pipelining, array partitioning and HLS interface management are respectively applied according to the limitation of resources and the speed of operation time using HLS development on Xilinx Zynq-7000 family (Zybo z7-10). From the experimental results, the proposed method reaches 6.66 times faster than the original at clock frequency 100 MHz. | |
| dc.description.abstract-th | ในงานวิจัยนี้มีวัตถุประสงค์เพื่อพัฒนาการออกแบบระบบตรวจจับเลนถนนซึ่ง เป็นส่วนหนึ่งของ ระบบช่วยรักษาเลน (Lane Keeping Assistant System: LKAS) และระบบเตือนออกนอกเล่น (Lane Departure Warning System: LDWS) โดยตัวแปรสำคัญของระบบนี้คือตำแหน่งของเลนถนนจริงบนภาพที่หาได้ในกรณีที่สภาพแวดล้อมเปลี่ยนไป โดยเฉพาะอย่างยิ่งกรณีเลนถนนทางโค้งซึ่งในงานวิจัยนี้ได้ปรับใช้การคำนวณมุมที่ได้จากเลนบนถนนเพื่อแยกถนนที่มีลักษณะเป็นทางโค้งซ้ายและขวาทำให้เพิ่มความแม่นยำในการตรวจจับเลนถนนจริงและยังสามารถใช้เป็นตัวแปรสำหรับการควบคุมในระบบ LKAS และ LDWS ต่อไป นอกจากออกแบบระบบตรวจจับเลนถนนแล้วในงานวิจัยนี้ได้ทำการพัฒนาความเร็วและจัดการทรัพยากรที่ใช้ของ อัลกอริทึมโดยการนำเสนอกระบวนการเพิ่มประสิทธิภาพวงจรดิจิทัลด้วยเทคนิคการสังเคราะห์ที่ระดับสูง (High Level Synthesis: HLS) โดยมีขั้นตอนตามลำดับดังนี้ การปรับขนาดอาร์เรย์ (array sizing), การคลี่ลูป (loop unrolling) การทำไปปีไลน์ลูป (loop pipelining) การแบ่งอาร์เรย์ (array partitioning) และการจัดการอินเทอร์เฟส HLS (HLS interface) ภายใต้ข้อจำกัดของทรัพยากรที่มี บนอุปกรณ์และความเร็วที่ใช้ในการประมวลผลบนชิพเอฟพีจีเอตระกูล Xilinx Zyq-7000 (2ybo 27-10) จากการทดลองพบว่าวิธีการที่นำเสนอในงานวิจัยนี้สามารถเพิ่มความเร็วที่ใช้ในการประมวลผลจากเดิมขึ้น 6.66 เท่า ที่ความถี่ของนาฬิกา 100 MHz | |
| dc.identifier.uri | http://kb.psu.ac.th/psukb/handle/2016/17766 | |
| dc.language.iso | th | en_US |
| dc.publisher | มหาวิทยาลัยสงขลานครินทร์ | en_US |
| dc.rights | Attribution-NonCommercial-NoDerivs 3.0 Thailand | * |
| dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/3.0/th/ | * |
| dc.subject | ภาพดิจิทัล | en_US |
| dc.subject | การวิเคราะห์ข้อมูลภาพ | en_US |
| dc.title | กระบวนการเพิ่มประสิทธิภาพวงจรดิจิทัลด้วยเทคนิคการสังเคราะห์ที่ระดับสูงสำหรับการปรับปรุงระบบตรวจจับเลนถนน | en_US |
| dc.title.alternative | Digital Circuit Optimization Process Using High Level Synthesis for Road Lane Detection Improvement | en_US |
| dc.type | Thesis | en_US |