

**ภาคผนวก ก ผลงานทางวิชาการที่ได้รับการตีพิมพ์**

ชื่อบทความ	สถาปัตยกรรมสำหรับจัดการกับแบนด์วิดท์ในการเขื่อนต่อเครือข่ายอินเทอร์เน็ตความเร็วสูง The Architecture for Bandwidth Allocation in High Speed Internet Network
กลุ่มสาขาวิชา	วิศวกรรมศาสตร์
ผู้นำเสนอบทความ	พิพาร พัฒนา
สถาบันการศึกษา	มหาวิทยาลัยสงขลานครินทร์

## บทนำ

การจัดคิวแพคเกต (Queueing) เป็นกระบวนการสำรองใน การจัดการกับทรัพพิกในระบบเครือข่ายคอมพิวเตอร์ วิธีการจัดคิวแพคเกตที่ใช้อยู่ในปัจจุบันคือการใช้ร่องฟาร์เวย์ทำหน้าที่จัดคิวตามอัลกอริทึมที่กำหนดให้ โดยมีโนโครโปรเซสเซอร์ทำหน้าที่ประมวลผลเพื่อตัดสินใจเลือกแพคเกตที่จะจัดส่งต่อไป รวมถึงการเรียบและลบแพคเกตออกจากคิว ซึ่งเสียของวิธีการนี้อยู่ที่ไม่โครโปรเซสเซอร์เสียเวลาในการเคลื่อนย้ายข้อมูล (Data Movement) คิดเป็น 90 % ของเวลาทั้งหมดที่ใช้ในการจัดคิว ทำให้โนโครโปรเซสเซอร์ที่ใช้ต้องมีประสิทธิภาพสูงมากเพื่อที่จะมีขีดความสามารถสามารถเพียงพอที่จะจัดคิวแพคเกตสำหรับเครือข่ายอินเทอร์เน็ตความเร็วสูงได้กัน บทความนี้นำเสนอสถาปัตยกรรมสำหรับจัดคิวแพคเกตที่สามารถลดเวลาเคลื่อนย้ายแพคเกตจากบีฟเฟอร์มามาไว้ในคิวซึ่งอยู่ภายใต้หน่วยความจำหลักของโนโครโปรเซสเซอร์และการเคลื่อนย้ายแพคเกตจากคิวไปยังบีฟเฟอร์ สถาปัตยกรรมนี้ได้นำชิปเซ็ตเจ้าชายนในการออกแบบโดยที่โครงสร้างการทำงานหลักๆ ถูกออกแบบโดยใช้ Schematic Design ในการกำหนดพังก์ชันการทำงานของอาร์ดแวงท์ที่ต้องการ

## ระเบียบวิธีวิจัย

ในการออกแบบสถาปัตยกรรมสำหรับจัดคิวแพคเกต ข้อพิจารณาในการออกแบบได้แก่


1. การอินเตอร์เฟสกับระบบเครือข่าย สำหรับเครือข่ายอินเทอร์เน็ตความเร็ว 100 เมกะบิตต่อวินาทีนั้น รูปแบบการอินเตอร์เฟสที่นิยมในปัจจุบันคือการอินเตอร์เฟสผ่านทาง PCI Bus หรือ MII (Media Independent Interface) เมื่อจาก การอินเตอร์เฟสผ่านทาง PCI Bus นั้นเป็นจะต้องใช้ชิป North Bridge ในการติดต่อระหว่าง PCI Bus และ Local Bus ของโนโครโปรเซสเซอร์ ซึ่งในงานวิจัยนี้ต้องการใช้งานชิป North Bridge เพียงบางฟังก์ชันเท่านั้น การตัดชิป North Bridge ของแหล่งหากุปกรณ์อื่นทดแทนทำได้ค่อนข้างลำบากเนื่องจากทางบริษัทผู้ผลิตไม่มีปิดข้อมูลในส่วนนี้ ด้วยเหตุนี้จึงเลือกใช้การอินเตอร์เฟสกับระบบเครือข่ายผ่านทาง MII แทน
2. รูปแบบของสถาปัตยกรรมในการจัดคิว เนื่องจากการจัดคิวโดยใช้ชิปแวงท์นั้นในโนโครโปรเซสเซอร์จะต้องเสียเวลาอย่างมากในการเคลื่อนย้ายข้อมูล ดังนั้นจึงได้นำอาร์ดแวงท์เข้ามายังในการจัดคิวแพคเกตเพื่อลดเวลาเคลื่อนย้ายข้อมูลที่เกิดขึ้นโดยอาศัยหลักการเก็บพอยน์เตอร์ที่รีปีปังตำแหน่งของแพคเกตให้ภายในคิว หากต้องการส่งแพคเกตก็เพียงแต่ระบุพอยน์เตอร์ไปยังจุดเดิมที่อยู่ของแพคเกตจากนั้นเป็นหน้าที่ของอาร์ดแวงท์ในการจัดส่งแพคเกตต่อไป
3. การจำแนกประเภทของงาน โดยพิจารณาตามความซับซ้อนของงานสามารถจำแนกออกเป็น 2 ประเภทคือ
  - 3.1 งานที่ทำงานที่ความเร็วสูง ซึ่งมีความซับซ้อนต่ำ ถูกดำเนินการโดยอาร์ดแวงท์ที่ได้ออกแบบไว้
  - 3.2 งานที่ทำงานที่ความเร็วต่ำ ซึ่งมีความซับซ้อนสูง เป็นหน้าที่ของโนโครโปรเซสเซอร์ที่จะจัดการงานเหล่านี้
4. การตรวจสอบความถูกต้องของข้อมูล ใน การรับส่งข้อมูลผ่านทาง MII นั้นทั้งภาครับและส่งจะมีสัญญาณ RX\_ER และ TX\_ER เพื่อบอกให้ทราบถึงความผิดพลาดของข้อมูลหากมีความผิดพลาดของข้อมูลเกิดขึ้นในการรับและส่งข้อมูล ตามคำตัดสินใจ ในการรับส่งข้อมูลนั้นสั้นและไม่มีความผิดพลาดของข้อมูลเกิดขึ้น และหากมีความผิดพลาดของข้อมูลเกิดขึ้นก็เป็นหน้าที่ของปลายทางที่จะต้องตรวจสอบและจัดการกับข้อมูลที่มีผิดพลาดต่อไป
5. การเลือกอุปกรณ์ เช่น หน่วยความจำ ชิปเซ็ตซีเอ และโนโครโปรเซสเซอร์ ใน การเลือกหน่วยความจำสิ่งที่ต้องคำนึงถึง ได้แก่ ขนาด ชนิดของหน่วยความจำและเวลาในการเข้าถึงหน่วยความจำ สำหรับที่เลือกใช้ชิปเซ็ตซีเอเนื่องจากสามารถโปรแกรมร้าวได้ทำให้ง่ายต่อการปรับเปลี่ยนวงจรจังหวะสำหรับการนำมารีเซ็ตแบบในการออกแบบ ชิปเซ็ตซีเอที่เลือกใช้คือชิป Xilinx เมอร์ XC4020XLA สำโนโครโปรเซสเซอร์นี้ได้เลือกใช้โนโครคอนโทรลเลอร์เมอร์ DS89C420 เพราะสามารถประมวลผลได้เร็วทันความต้องการ

## ผลการวิจัย

การทดสอบประสิทธิภาพการทำงานของสถาปัตยกรรมดังกล่าวทำได้โดยการเปรียบเทียบค่า Throughput ของสถาปัตยกรรมที่ได้ออกแบบให้กับ Throughput ของการจัดคิวแพ็คเกตโดยใช้ซอฟต์แวร์ชื่อรันอยู่บนเครื่องพีซีประสิทธิภาพสูง ซึ่งในที่นี้ใช้เครื่องพีซีที่ใช้ชิปเซ็ลลูรอน ความเร็ว 633 เมกะเฮิร์ต โดยใช้ซอฟต์แวร์ชื่อ Total Traffic Control for E-Business รันบนระบบปฏิบัติการ Windows 2000 ค่า Throughput ที่วัดได้โดยใช้ซอฟต์แวร์มีค่าเท่ากับ 1.8 เมกะไบต์ต่อวินาที ส่วนการหาค่า Throughput ของสถาปัตยกรรมดังกล่าวทำโดยการจำลองผลการทำงาน (Functional Simulation) ซึ่งเวลาที่ใช้ในขั้นตอนต่าง ๆ ของการจัดคิวแพ็คเกตขนาด 128 บิต แสดงดังตารางที่ 1 เมื่อจากว่าการทำงานของสถาปัตยกรรมดังกล่าวมีลักษณะเป็นแบบปีไปlinear ดังแสดงในภาพที่ 1 จึงไม่สามารถนำเวลาของแต่ละขั้นตอนมารวมได้โดยตรง หากการพิจารณาเวลาดังกล่าวจะเห็นว่าค่า Throughput ของสถาปัตยกรรมที่ได้ออกแบบให้มีค่าเท่ากับค่า Throughput ของแพ็คเกตที่เข้ามาคือ 12.5 เมกะไบต์ต่อวินาที

ขั้นตอนต่าง ๆ	เวลาที่ใช้ (ไมโครวินาที)
การจัดเก็บแพ็คเกตลงในหน่วยความจำ	12.08
การประมวลผลเพื่อจัดคิวแพ็คเกต	1.5
การส่งต่อแพ็คเกตออกไป	11.24

ตารางที่ 1 เวลาที่ใช้ในแต่ละขั้นตอนของการจัดคิวแพ็คเกตโดยใช้สถาปัตยกรรมที่ออกแบบให้



ภาพที่ 1 การทำงานของสถาปัตยกรรมในการจัดคิวเป็นแบบปีไปlinear

## อภิปรายผลและข้อเสนอแนะ

จากผลที่ได้จะเห็นว่าการจัดคิวแพ็คเกตโดยใช้สถาปัตยกรรมที่ออกแบบให้มีค่า Throughput สูงกว่าการจัดคิวแพ็คเกตโดยซอฟต์แวร์ปกติ 7 เท่า เมื่อจากสถาปัตยกรรมดังกล่าวสามารถลดเวลาที่สูญเสียไปกับการเคลื่อนย้ายข้อมูล ค่า Throughput ของสถาปัตยกรรมดังกล่าวจะยังคงมีค่า Throughput คงที่เมื่อหากบันทึกระยะนาที Latency Time เกิดขึ้น จากการประมวลผล ค่า Throughput ที่ได้อาจไม่แตกต่างกันอย่างชัดเจน แต่หากพิจารณาเครื่องข่ายอื่นหรือเน็ตในระดับกิกะบิตหรือที่ความเร็วสูงกว่านั้น สถาปัตยกรรมนี้จะช่วยลดภาระในการจัดคิวแพ็คเกตของไมโครโปรเซสเซอร์ลงได้อย่างมากที่เดียว การนำสถาปัตยกรรมนี้ไปพัฒนาต่อไปอาจเพิ่มเติมในส่วนของฟังก์ชันสำหรับตรวจสอบความถูกต้องของข้อมูลเพื่อให้สถาปัตยกรรมดังกล่าวมีความสมบูรณ์ยิ่งขึ้น

## เอกสารอ้างอิง

- [1] IEEE Std 802.3u -1995.
- [2] [www.lightspeedsystems.com](http://www.lightspeedsystems.com)

คำสำคัญ การจัดคิวแพ็คเกต สถาปัตยกรรมสำหรับจัดการกับแบบบิวท์ที่อยู่ที่สามารถติดต่อได้ ภาควิชาศึกษาไฟฟ้า คณะวิศวกรรมศาสตร์ มหาวิทยาลัยสงขลานครินทร์

อีเมล์ ptipaporn@hotmail.com หรือ tipaporn@ratree.psu.ac.th โทรศัพท์ (074) 212894 โทรสาร (074) 459395