


ภาคผนวก ค วงจร Arbiter วงจรรวม และอื่น ๆ



| | |
|----------------------------|-------------------|
| Xilinx Corporation | Project: BWM |
| 2100 Logic Drive | Macro: ARBITER100 |
| San Jose, CA 95124 | Date: 11/20/01 |
| Date Last Modified: 6/24/3 | |

การกำหนดตำแหน่งขาของชิพเอฟพีจีเอ

| ขา | ตำแหน่งขา | ประเภท | รายละเอียด |
|-----------------|-----------|----------|--|
| <i>TX_CLK</i> | 4 | อินพุต | เป็นขาสำหรับรับสัญญาณนาฬิกา <i>TX_CLK</i> ที่ได้รับผ่านทาง MII ซึ่งมีอัตราเร็วในการส่งข้อมูล 25 เมกกะบิตต่อวินาที |
| <i>TXD[3:0]</i> | 5-8 | เอาต์พุต | เป็นขาสำหรับใช้ส่งข้อมูลผ่านทาง MII โดยจะอ้างอิงสัญญาณนาฬิกา <i>TX_CLK</i> |
| <i>TX_EN</i> | 10 | เอาต์พุต | เป็นขาสำหรับส่งสัญญาณ <i>TX_EN</i> เพื่อบอกให้ทราบว่ามี การส่งข้อมูลผ่านทาง MII |
| <i>ABR_CLR</i> | 11 | อินพุต | เป็นขาที่ใช้สำหรับรีเซ็ตวงจร <i>Arbiter</i> โดยจะรีเซ็ตวงจรเมื่อสัญญาณที่ป้อนเข้าที่ขา <i>ABR_CLR</i> มีสถานะเป็นลอจิก 1 |
| <i>CS</i> | 12 | อินพุต | เป็นขาที่ใช้สำหรับควบคุมการทำงานของวงจรมารับ โดยจะรีเซ็ตวงจรมารับเมื่อมีสถานะเป็นลอจิก 0 และจะทำงานเมื่อมีสถานะเป็นลอจิก 1 ซึ่งขานี้จะนำไปต่อกับสัญญาณ <i>RX_DV</i> ที่ได้รับผ่านทาง MII |
| <i>CPU_RDC</i> | 13 | อินพุต | เป็นขาที่ไมโครโปรเซสเซอร์ใช้ส่งสัญญาณพัลส์มาเพื่ออ่านค่าที่เก็บไว้ในวงจรมารับ <i>INFOBUF</i> ซึ่งค่าดังกล่าวจะถูกส่งออกมาที่เอาต์พุตของวงจรมารับ <i>INFOBUF</i> เมื่อสัญญาณ <i>CPU_RDC</i> เปลี่ยนสถานะจากลอจิก 0 เป็น 1 |

| ขา | ตำแหน่งขา | ประเภท | รายละเอียด |
|----------|------------------------|----------|--|
| IB[15:0] | 15 - 24 และ 27 - 32 | เอาต์พุต | เป็นขาสำหรับใช้ส่งสัญญาณข้อมูลที่ใช้ในการประมวลผลเพื่อจัดคิวแพ็คเกจซึ่งส่งมาจากวงจร INFOBUF หรือจำนวนไบต์ของแพ็คเกจซึ่งส่งมาจากวงจร ADR_CNT ขึ้นอยู่กับสถานะของสัญญาณ SEL1 ที่ใช้ควบคุมการเลือกเอาต์พุตของมัลติเพล็กซ์เซอร์ ถ้าสัญญาณ SEL1 มีสถานะเป็นลอจิก 0 เป็นการเลือกเอาต์พุตจากวงจร ADR_CNT และถ้าสัญญาณ SEL1 มีสถานะเป็นลอจิก 1 เป็นการเลือกเอาต์พุตจากวงจร INFOBUF |
| SEL1 | 33 | อินพุต | เป็นขาที่ไม่โครโปรเซสเซอร์ใช้สำหรับส่งสัญญาณควบคุมมัลติเพล็กซ์เซอร์ของวงจร INFOMUX ให้เลือกเอาต์พุตสำหรับวงจรภาครับ ถ้าสัญญาณ SEL1 มีสถานะเป็นลอจิก 0 จะเลือกเอาต์พุตจากวงจร ADR_CNT คือค่าจำนวนไบต์ของแพ็คเกจที่ได้รับ ถ้าสัญญาณ SEL1 มีสถานะเป็นลอจิก 1 จะเลือกข้อมูลสำหรับประมวลผลเพื่อจัดคิวให้ปรากฏที่ขา IB[15:0] |
| LD_CLK | 35 | อินพุต | เป็นขาที่ไม่โครโปรเซสเซอร์ใช้สำหรับส่งสัญญาณพัลส์มาค่างค่าเริ่มต้นในการนับของวงจรภาคส่ง |
| CNT_LDB | 36 | อินพุต | เป็นขาที่ไม่โครโปรเซสเซอร์ใช้สำหรับส่งสัญญาณมาควบคุมการโหลดค่าเริ่มต้นในการนับของวงจร CPU_REGS ซึ่งวงจร CPU_REGS จะสามารถโหลดค่าได้เมื่อสัญญาณ CNT_LDB มีสถานะเป็นลอจิก 0 |

| ขา | ตำแหน่งขา | ประเภท | รายละเอียด |
|-----------------|-----------|----------|--|
| CPU_DI [7:0] | 39 – 46 | อินพุต | เป็นขาที่ไมโครโปรเซสเซอร์ใช้เพื่อส่งค่า Base Address และค่าเริ่มต้นในการนับของวงจรรภาคส่ง |
| TX_BLD | 47 | อินพุต | เป็นขาสำหรับไมโครโปรเซสเซอร์ส่งสัญญาณพัลส์มาเพื่อควบคุมการค้างค่า Base Address และค่าเริ่มต้นในการนับของวงจรรภาคส่งโดยจะทำการค้างค่าเมื่อสัญญาณ TX_BLD เปลี่ยนสถานะจากลอจิก 0 เป็น 1 |
| RX_BLD | 57 | อินพุต | เป็นขาสำหรับไมโครโปรเซสเซอร์ส่งสัญญาณพัลส์มาเพื่อควบคุมการค้างค่า Base Address ของวงจรรภาครับโดยจะทำการค้างค่าเมื่อสัญญาณ RX_BLD เปลี่ยนสถานะจากลอจิก 0 เป็น 1 |
| RAM_RW | 59 | เอาต์พุต | เป็นขาสำหรับส่งสัญญาณควบคุมการอ่านและเขียนหน่วยความจำหลัก ถ้าสัญญาณ RAM_RW มีสถานะเป็นลอจิก 0 หมายถึงการเขียนข้อมูล และลอจิก 1 หมายถึงการอ่านข้อมูลจากหน่วยความจำหลัก |
| RAM_CS | 60 | เอาต์พุต | เป็นขาสำหรับส่งสัญญาณเพื่อทำให้หน่วยความจำหลัก แอคทีฟเมื่อสัญญาณ RAM_CS เป็นลอจิก 0 |
| RAM_OE | 61 | เอาต์พุต | เป็นขาที่ใช้สำหรับควบคุมขาเอาต์พุตเอาต์พุตอื่นในบิลของหน่วยความจำหลัก |

| ขา | ตำแหน่งขา | ประเภท | รายละเอียด |
|------------------|---|---------------------|---|
| <i>BADR[7:0]</i> | 63 – 66 และ 68 – 71 | เอาต์พุต | เป็นขาสำหรับให้ไมโครโปรเซสเซอร์ส่งสัญญาณ Base Address เพื่อระบุตำแหน่งแอดเดรส 8 บิตบนของแพ็คเกจ ซึ่งขานี้จะถูกใช้งานร่วมกันระหว่างวงจรรีเซ็ตและวงจรรีเซ็ต โดยขานี้จะถูกนำไปต่อกับบัสแอดเดรสของหน่วยความจำหลัก |
| <i>ADR[10:0]</i> | 72 – 76 และ 80 - 85 | เอาต์พุต | เป็นขาสำหรับส่งสัญญาณแอดเดรส 11 บิตล่างของแพ็คเกจไปยังหน่วยความจำหลัก |
| <i>IO[15:0]</i> | 86 – 89 , 91 – 99 , 109 และ 111- 112 | อินพุต/ เอาต์พุต | เป็นขาสำหรับเป็นอินพุตเอาต์พุตพอร์ตเพื่อใช้รับส่งข้อมูล ซึ่งขานี้จะต่ออยู่กับบัสข้อมูลของหน่วยความจำหลัก |
| <i>RXD[3:0]</i> | 200 - 203 | อินพุต | เป็นขาสำหรับใช้รับข้อมูลผ่านทาง MII โดยจะอ้างอิงสัญญาณนาฬิกา RX_CLK |
| <i>RX_CLK</i> | 204 | อินพุต | เป็นขาสำหรับรับสัญญาณนาฬิกา RX_CLK ที่ได้รับผ่านทาง MII ซึ่งมีอัตราเร็วในการรับข้อมูล 25 เมกกะบิตต่อวินาที |