

### ระบบคืนสัญญาณ บีพีเอสเค คิวพีเอสเค เอ็มพีเอสเค แบบเฟสเดียว ลูปเดียว บน หลักการเฟสล็อคลูปในเทคโนโลยีซีมอส CMOS Single-Phase, Single-Loop PLL-Based Coherent BPSK/QPSK /*m*-PSK Demodulator

ฉัตรพิพัฒน์ ชัยชำนาญ Chutpipat Chaichomnan

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญา วิศวกรรมศาสตรมหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า มหาวิทยาลัยสงขลานครินทร์ A Thesis Submitted in Partial Fulfillment of the Requirements for the Degree of Master of Engineering in Electrical Engineering Prince of Songkla University 2564 ลิขสิทธิ์ของมหาวิทยาลัยสงขลานครินทร์



#### ระบบคืนสัญญาณ บีพีเอสเค คิวพีเอสเค เอ็มพีเอสเค แบบเฟสเดียว ลูปเดียว บน หลักการเฟสล็อคลูปในเทคโนโลยีซีมอส CMOS Single-Phase, Single-Loop PLL-Based Coherent BPSK/QPSK /m-PSK Demodulator

ฉัตรพิพัฒน์ ชัยชำนาญ Chutpipat Chaichomnan

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญา วิศวกรรมศาสตรมหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า มหาวิทยาลัยสงขลานครินทร์ A Thesis Submitted in Partial Fulfillment of the Requirements for the Degree of Master of Engineering in Electrical Engineering Prince of Songkla University 2564 ลิขสิทธิ์ของมหาวิทยาลัยสงขลานครินทร์

ชื่อวิทยานิพนธ์	ระบบคืนสัญญาณ บีพีเอสเค	คิวพีเอสเค เอ็มพีเอสเค แบบเฟสเดี่ยว ลูปเดียว บน
	หลักการเฟสล็อคลูปในเทคโนโ	ลยีซีมอส
ผู้เขียน	นาย ฉัตรพิพัฒน์ ชัยชำนาญ	
สาขาวิชา	วิศวกรรมไฟฟ้า	
อาจารย์ที่ปรึกษ	าวิทยานิพนธ์หลัก	คณะกรรมการสอบ
		ประธานกรรมการ
(รองศาสตร์จารย่	ข์ ดร. ภาณุมาส คำสัตย์)	(รองศาสตราจารย์ ดร.ณัฏฐา จินดาเพ็ชร์)
		กรรมการ
		(รองศาสตร์จารย์ ดร. ภาณุมาส คำสัตย์)
		กรรมการ
		(ดร.เกียรติศักดิ์ เส้งช่วย)
		กรรมการ
		(ดร.วฤทธิ์ วิชกูล)
		กรรมการ
		(ผู้ช่วยศาสตร์จารย์ ดร.อมร จิรเสรีอมรกุล)

บัณฑิตวิทยาลัย มหาวิทยาลัยสงขลานครินทร์ อนุมัติให้นับวิทยานิพนธ์ฉบับนี้เป็น ส่วนหนึ่งของการศึกษา ตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิตสาขาวิชาวิศวกรรมไฟฟ้า

> ..... (ศาสตราจารย์ ดร.ดำรงศักดิ์ ฟ้ารุ่งสาง) คณบดีบัณฑิตวิทยาลัย

ขอรับรองว่า ผลงานวิจัยนี้มาจากการศึกษาวิจัยของนักศึกษาเอง และได้แสดงความขอบคุณ บุคคลที่มีส่วนช่วยเหลือแล้ว

> ลงชื่อ..... (รองศาสตราจารย์ ดร. ภาณุมาส คำสัตย์) อาจารย์ที่ปรึกษาวิทยานิพนธ์หลัก

> ลงชื่อ..... (นาย ฉัตรพิพัฒน์ ชัยชำนาญ) นักศึกษา

ข้าพเจ้าขอรับรองว่า ผลงานวิจัยนี้ไม่เคยเป็นส่วนหนึ่งในการอนุมัติปริญญาในระดับใดมา ก่อน และไม่ได้ถูกใช้ในการยื่นขออนุมัติปริญญาในขณะนี้

> ลงชื่อ..... (นาย ฉัตรพิพัฒน์ ชัยชำนาญ) นักศึกษา

ชื่อวิทยานิพนธ์	ระบบคืนสัญญาณ บีพีเอสเค คิวพีเอสเค เอ็มพีเอสเค แบบเฟสเดี่ยว ลูปเดียว บน
	หลักการเฟสล็อคลูปในเทคโนโลยีซีมอส
ผู้เขียน	นาย ฉัตรพิพัฒน์ ชั้ยชำนาญ
สาขาวิชา	วิศวกรรมไฟฟ้า
ปีการศึกษา	2564
	<b>A A</b>

#### บทคัดย่อ

้วิทยานิพนธิ์ฉบับนี้นำเสนอรูปทั่วไปของระบบกู้คืนสัญญาณเอ็มพีเอสเค แบบเฟสเดียว, ้ลูปเดียว บนพื้นฐานของเฟสล็อกลูป โดยใช้อาร์เอสฟลิปฟลอปแบบขอบขาขึ้นเป็นตัวตรวจจับเฟส เพราะมีความเป็นเชิงเส้นที่ผลต่างเฟสมีค่าตั้งแต่ 0-2π เรเดียน สำหรับฟลิปฟลอบนี้ช่วยให้ง่ายในการ ้ออกแบบตัวควบคุมเฟส และมีความเป็นซึ่งสามารถต่อยอดอย่างเป็นระบบได้ พื้นฐานของตัวควบคุม เฟสใช้เทคนิค sub-ranging/rescaling ที่คล้ายคลึงกับการแปลงสัญญาณอะนาล็อกให้เป็นสัญญาณ ดิจิตอล (ADC) หลักการที่เสนอนี้ได้ผ่านการทดลองด้วยการใช้วงจรดิสครีตที่ใช้งานด้วย 74HCT4046 สำหรับการกู้คืนสัญญาณบีพีเอสเค, คิวพีเอสเค และเอ็มพีเอสเค สำหรับต้นแบบของมอดูเลเตอร์ ้ทำงานที่ไฟเลี้ยง 5V เพื่อให้ได้อัตราการส่งข้อมูล 40kbps ที่ความถี่คลื่นพาห์ 120kHz สำหรับวงจร ดิสครีตจะทำการเปรียบเทียบกับวงจรดิสครีตโครงสร้างคอสทาสลูปที่ใช้กันอย่างกว้างขวางเพื่อ เปรียบเทียบประสิทธิภาพ และได้ระบบระบบกู้คืนสัญญาณบีพีเอสเค และคิวพีเอสเค แบบเฟสเดียว, ้ลูปเดียว บนพื้นฐานของเฟสล็อกลูปมาออกแบบและสร้างบนกระบวนการซีมอส UMC 0.18 ้ไมโครเมตร โดยอาร์เอสฟลิปฟลอปแบบขอบขาขึ้น จะมีอาร์เอสแลตซ์ที่มีโครงสร้างพื้นฐานแบบคงที่ ของลอจิกนอร์เกตที่มีตัวตรวจจับขอบแบบหน่วงเวลา โดยส่วนหลักของตัวควบคุมเฟสจะใช้การเลื่อน ระดับของแรงดันอย่างง่ายที่เกิดจากการผสมผสานของตัวต้านทานโพลิ-ซิลิกอน, กระแสคงที่ดีซี และทรานมิสชั่นเกตสวิตซ์ สำหรับส่วนของการขยายสร้างจากวงจรขยายซอสร่วมแบบดีเจนเนอเรชั่น ที่ใช้ตัวต้านทาน ต้นแบบดีมอดูเลเตอร์ใช้ที่ไฟเลี้ยงเดี่ยว 1.8V สำหรับวงจรออสซิสเลเตอร์ที่ควบคุม ้ด้วยแรงดันใช้แบบริงออสซิลเลเตอร์สามขั้นที่มีช่วงปรับความถี่ตั้งแต่ 5-150MHz ระบบบีพีเอสเค ้และคิวพีเอสเคใช้งานที่ความถี่คลื่นพาห์ 60MHz ที่มีอัตราการส่งข้อมูลสูงสุด 25Mpbs และ24Mbps ตามลำดับ และมีการใช้พลังงาน 1.68mW และ1.92mW ตามลำดับ และที่อัตราการใช้ข้อมูล 10Mbps ของบีพีเอสเค และคิวพีเอสเคมีค่า bit error rate (BER) เท่ากับ 5x10<sup>-10</sup> และ 6.5x10<sup>-10</sup> ที่ signal-to-noise ratio (SNR) เท่ากับ 16dB และที่อัตราการใช้ข้อมูลสูงสุดของบีพีเอส และคิวพีเอส ้เคจะมีค่า BER ที่เพิ่มขึ้นเท่ากับ 3.5×10<sup>-7</sup> และ 5.5×10<sup>-7</sup> สำหรับบีพีเอสเค และคิวพีเอสเค ดีมอดูเล เตอร์จะมีค่าพลังงาน/บิต เท่ากับ 67 and 80 พิโกจูล ตามลำดับ

**คำสำคัญ:** บีพีเอสเค; คิวพีเอสเค; 8-พีเอสเค; เอ็มพีเอสเค; ระบบกู้คืนสัญญาณ ,เฟสเดียว, ลูปเดียว, เฟสล็อกลูป, คอสทาสลูป, ซีมอส180 นาโนเมตร Thesis TitleCMOS Single-Phase, Single-Loop PLL-Based Coherent BPSK/QPSK /m-<br/>PSK DemodulatorAuthorMr. Chutpipat ChaichomnanMajor ProgramElectrical EngineeringAcademic Year2021

#### ABSTRACT

A general single-phase/single-loop PLL-based *m*-PSK demodulator is described. The demodulator employs a rising-edge *RS* flip-flop as a phase detector because of its linear <phase difference>/<average output voltage> over a  $0-2\pi$  phase difference. This flip-flop characteristic helps simplify the phase controller design and make it truly modular. The phase controller basically explores a sub-ranging/re-scaling technique similar found in a typical ADC converter. The proposed principle has been verified with discrete-component implementation around 74HCT4046 for demodulating BPSK, QPSK and 8-PSK signals. The modulator prototypes operate under a single supply of 5V achieving a maximum data rate of 40kbps at a carrier frequency around 120-kHz. The discrete-component experimental comparison with a widely-used Costas-Loop BPSK demodulator suggests that the proposed structure offers a competitive performance.

The single-phase BPSK and QPSK demodulators based on the proposed technique have also been designed and fabricated in a UMC 0.18- $\mu$ m standard digital CMOS process. The rising-edge RS flip-flop has been constructed from a basic NOR-gate static structure equipped with a delayed-type edge detector. The core of CMOS phase controller employs a simple voltage level shifter incorporating a passive polysilicon resistor, a constant DC current source and transmission-gate switches where an a voltage gain is provided by a resistive source-degenerated amplifier. The demodulator prototypes operate from a single supply of 1.8V. The three-stage voltage-controlled ring oscillator can be tuned from 5 to 150MHz. With a carrier frequency of 60 MHz, the BPSK and QPSK demodulators achieved maximum data rates of 25Mbps and 24Mbps respectively while consuming 1.68mW and 1.92mW. At 10-Mbps data, the BPSK and QPSK demodulators deliver bit-error rates (BER) of 5×10<sup>-10</sup> and 6.5×10<sup>-10</sup>, respectively at the signal-to-noise ratio (SNR) of 16dB for both cases. At the maximum

data rates, these BERs have been increased to  $3.5 \times 10^{-7}$  and  $5.5 \times 10^{-7}$  for BPSK and QPSK demodulators where the energy per bit figures were at 67 and 80 pJ, respectively.

*Keywords—BPSK; QPSK; 8-PSK; m-PSK; demodulator, PLL, Costas loop, single phase, single loop, 180-nm CMOS technology* 

#### กิตติกรรมประกาศ

ขอขอบพระคุณ รองศาสตราจารย์ ดร.ภาณุมาส คำสัตย์ ประธานกรรมการที่ปรึกษาที่ ปรึกษาวิทยานิพนธ์ ที่ได้กรุณาอุทิศเวลาให้คำปรึกษา แนะนำเทคนิค และแนวคิดในการออกแบบ วงจร และข้อมูลเอกสารที่เกี่ยวข้องกับงานวิจัย รวมทั้งช่วยเหลือในการแก้ไขปัญหาและอุปสรรคต่างๆ ในการทำวิจัย ตลอดจนตรวจสอบและแก้ไขปรับปรุงวิทยานิพนธ์ให้ดำเนินไปอย่างสมบูรณ์

ขอขอบพระคุณโครงการพัฒนาบุคลากรสำหรับอุตสาหกรรมการออกแบบวงจรรวม ศูนย์เทคโนโลยีไมโครอิเล็กทรอนิกส์ (TMEC) สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ (สวทช.) ที่สนับสนุนเงินสำหรับการสร้างวงจรรวม (build chip fab)

ขอขอบพระคุณ ดร.นิภาพรรณ กลั่นเงิน หัวหน้าโครงการพัฒนาบุคลากรสำหรับ อุตสาหกรรมการออกแบบวงจรรวม ศูนย์เทคโนโลยีไมโครอิเล็กทรอนิกส์ (TMEC) สำนักงานพัฒนา วิทยาศาสตร์และเทคโนโลยีแห่งชาติ (สวทช.) ที่สนับสนุนและประสานงาน

ขอขอบพระคุณ ศาสตราจารย์ ดร.อภิศักดิ์ วรพิเชฐ ได้กรุณาอุทิศเวลาให้คำปรึกษา แนะนำแนวคิดของระบบ

ขอขอบพระคุณ รองศาสตราจารย์ ดร.วรดร วัฒนพานิช สำหรับความอนุเคราะห์ที่ได้ จัดส่งต้นแบบของ Pad เพื่อใช้สำหรับการวางบนวงจรรวม

ขอขอบพระคุณ รองศาสตราจารย์ ดร.พรชัย พฤกษ์ภัทรานนต์ รองศาสตราจารย์ คณดิษ เจษฏ์พัฒนานนท์ รองศาสตราจารย์ ดร.ณัฏฐา จินดาเพ็ชร์ ที่ได้เป็นกรรมการสอบโครงร่าง วิทยานิพนธ์ ที่ได้กรุณาสละเวลาให้คำปรึกษาและคำแนะนำที่เป็นประโยชน์สำหรับงานวิจัย

ขอขอบพระคุณ ผู้ช่วยศาสตราจารย์ ดร.อมร จิรเสรีอมรกุล ที่กรุณาเป็นบุคคลภายนอก ช่วยในการสอบวิทยานิพนธ์

ขอขอบพระคุณ คุณทวีศักดิ์ ธารทิพย์วรรณ ที่กรุณาเป็นบุคคลภายนอกช่วยในการสอบ วิทยานิพนธ์

ขอขอบพระคุณ ดร.วฤทธิ์ วิชกูล ที่กรุณาเป็นบุคคลช่วยในการสอบวิทยานิพนธ์ ขอขอบพระคุณ รองศาสตราจารย์ ดร.ณัฏฐา จินดาเพ็ชร์ ที่กรุณาให้อุปกรณ์บอร์ด FPGA และความรู้เพื่อนำมาใช้ในการทดสอบระบบการทำงานของงานวิจัย

ขอข้อบพระคุณ ดร.เกียรติศักดิ์ เส้งช่วย ที่ได้กรุณาสละเวลาในการให้คำปรึกษาและ ความรู้ของการเขียนโปรแกรมใน FPGA รวมทั้งคำแนะนำในการทดสอบการมทำงานของ FPGA

ขอขอบพระคุณ ดร.ธีรศักดิ์ หลี ที่ได้กรุณาสละเวลาให้คำปรึกษาในการออกแบบ และ ทดสอบวงจร และรวมทั้งการช่วยให้คำแนะนำและช่วยเหลือในการแก้ไขอุปสรรคต่างๆ

ขอขอบพระคุณ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยสงขลานครินทร์ สำหรับการอำนวย ความสะดวกในการทำงาน รวมทั้งอุปกรณ์ที่ใช้ในการทดสอบ

ขอขอบคุณ คณาจารย์ บุคลากรของคณะวิศวกรรมศาสตร์ มหาวิทยาสงขลานครินทร์ ที่ ได้กรุณาให้ความรู้ และกำลังใจสำหรับการทำงานวิจัยจนกระทั่งลุล่วง สุดท้ายนี้ขอขอบพระคุณบิดามารดาและครอบครัว ที่ส่งเสริมสนับสนุน และทุนทรัพย์ แก้ข้าพเจ้าตลอดมาจนสำเร็จการศึกษา

ฉัตรพิพัฒน์ ชัยชำนาญ หาดใหญ่,สงขลา ๒๕๖๕

### สารบัญ

บทคัดย่อ
ABSTRACT(6)
กิตติกรรมประกาศ
สารบัญ
สารบัญตาราง(17)
สารบัญรูปภาพ(18)
บทที่ 1 บทนำ 1
1.1 ที่มาและความสำคัญของปัญหา1
1.2 วัตถุประสงค์ของโครงการวิจัย2
1.3 ประโยชน์ที่คาดว่าจะได้รับ
1.4 ขอบเขตของโครงการวิจัย
1.5 ระเบียบวิธีวิจัย (METHODOLOGY)3
บทที่ 27
การทบทวนความรู้ ทฤษฎี และเอกสารที่เกี่ยวข้อง7
2.1 บทน้ำ7
2.2 โคฮีเรนท์ดีมอดูเลเตอร์ (Coherent Demodulators)7
2.2.1 การทบท <sup>้</sup> วนองค์ความรู้/ทฤษฎี/ผลงานที่มีมาก่อนของระบบแบบโคฮีเรนท์
2.2.2 การประยุกต์ใช้งานของลูปคอสทาสหรือโครงสร้างที่มีพื้นฐานจากลูปคอสทาส (Costas
loop)
2.2.2.1 ด้านการสื่อสารระบบส่งรับไร้สาย (wireless transceiver)
2.2.2.2 ด้านการสื่อสารของอุปกรณ์ชีวการแพทย์ (biomedical communications)11
2.2.2.3 ด้านการสื่อสารผ่านแสง (optical communications)
2.3 นอนโคฮีเรนท์ดีมอดูเลเตอร์ (Non-coherent Demodulators)
2.3.1 การทบทวนองค์ความรู้/ทฤษฎี/ผลงานที่มีมาก่อนของระบบแบบนอนโคฮีเรนท์ 14
2.3.1.1 ด้านการสื่อสารระบบส่งรับไร้สาย (wireless transceiver)
2.3.1.2 ด้านการสื่อสารของอุปกรณ์ชีวการแพทย์ (biomedical communications)14
2.4 เปรียบเทียบข้อได้เปรียบ และข้อเสียเปรียบของโคฮีเรนท์ และนอนโคฮีเรนท์ของระบบคืน
สัญญาณพีเอสเค
2.4.1 ด้านความซับซ้อนของระบบโคฮีเรนท์ และนอนโคฮีเรนท์
2.4.2 ด้านการกินพลังงานของระบบโคฮีเรนท์ และนอนโคฮีเรนท์
2.4.3 BER ของระบบโคฮีเรนท์ และนอนโคฮีเรนท์15
2.5 สรุป16

2.6 เอกสารอ้างอิง	16
บทที่ 3 ระบบคืนสัญญาณ บีพีเอสเค คิวพีเอสเค เอ็มพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักก ล็อคลุป	าารเฟส 18
2 1 9 1999 20	10
<ol> <li>บทผา</li></ol>	10
3.2 1 ปีพี่เอสเดขอดเอชั่น	10
3.2.1 ปีพิธปิเธามีอยู่เรายน	10
3.3 บทบำระบบคืบสัญญาเป็น ที่พีเอสเค คิวพีเอสเค เอ็บพีเอสเค แบบแฟสเดียว ลปเดี	17 โยว 111
พื้นฐานของเฟสล็อกลป	
3.4 ระบบคืนสัญญาณ บีพีเอสเค คิวพีเอสเค เอ็มพีเอสเค แบบเฟสเดียว ลปเดียว บนพื้นจ	ร้านของ
เฟสล็อกลปด้วยวงจรเปรียบเทียบเฟสชนิดต่างๆ	
3.4.1 ระบบคืนสัญญาณ บีพีเอสเค แบบเฟลเดียว ลูปเดียวบนพื้นฐานเฟสล็อกลูปด้วย	มวงจร
เปรียบเทียบเฟสแบบ Multiplier	23
3.4.2 ระบบคืนสัญญาณ บีพีเอสเค คิวพีเอสเค แบบเฟสเดียว ลูปเดียวบนพื้นฐานเฟส	ล็อก
ลูปด้วยวงจรเปรียบเทียบเฟสแบบ Exclusive-OR (XOR)	
- 3.4.2.1 ระบบคืนสัญญาณ บีพีเอสเค แบบเฟสเดี่ยว ลูปเดียวบนพื้นฐานเฟสล็อกลุ	ลูปด้วย
วงจรเปรียบเทียบเฟสแบบ Exclusive-OR (XOR)	
3.4.2.2 ระบบคืนสัญญาณ คิวพีเอสเค แบบเฟสเดียว ลูปเดียวบนพื้นฐานเฟสล็อก	າລູປ
ด้วยวงจรเปรียบเทียบเฟสแบบ Exclusive-OR (XOR)	28
3.4.3 ระบบคืนสัญญาณ บีพีเอสเค คิวพีเอสเค และเอ็มพีเอสเค แบบเฟสเดียว ลูปเดีย	บวบน
พื้นฐานเฟสล็อกลูปด้วยวงจรเปรียบเทียบเฟสแบบ Positive-Edge Triggered RSFF .	29
3.4.3.1 ระบบคืนสัญญาณ บีพีเอสเค แบบเฟสเดียว ลูปเดียวบนพื้นฐานเฟสล็อกสุ	ลูปด้วย
วงจรเปรียบเทียบเฟสแบบ Positive-Edge Triggered RSFF	30
3.4.3.2 ระบบคืนสัญญาณ คิวพีเอสเค แบบเฟสเดียว ลูปเดียวบนพื้นฐานเฟสล็อก	າລູປ
ด้วยวงจรเปรียบเทียบเฟสแบบ Positive-Edge Triggered RSFF	31
3.4.3.3 ระบบคืนสัญญาณ เอ็มพีเอสเค แบบเฟสเดียว ลูปเดียวบนพื้นฐานเฟสล็อ	กลูป
ด้วยวงจรเปรียบเทียบเฟสแบบ Positive-Edge Triggered RSFF	32
3.5 สรุป	34
3.6 เอกสารอางอง	34
ับทที่ 4 การออกแบบระบบคืนสัญญาณ บีพีเอสเค คิวพีเอสเค เอ็มพีเอสเค แบบเฟสเดียว ลูปเง่	ดียว
บนหลักการเฟสล็อคลูป	35
4.1 บทน้ำ	35
4.2 แบบจำลองเชิงเส้นของระบบคืนสัญญาณ บีพีเอสเค คิวพีเอสเค และเอ็มพีเอสเค แ	บบเฟส
เดียว ลูปเดียว บนหลักการเฟสล็อคลูป	35
4.2.1 ตัวเปรียบเทียบเฟส (Phase Detector, PD)	36

	4.2.2 วงจรกรองความถี่ต่ำผ่าน (Lowpass filter, LPF)	. 37
	4.2.3 วงจรกรองความถี่ต่ำผ่านแบบ lag หรือ lag-lead	. 37
	4.2.4 อัตราขยายคงที่ของวงจร Phase Controller (PC)	. 37
	4.2.5 วงจรออสซิลเลเตอร์ที่ควบคุมด้วยแรงดัน (VCO)	. 37
4.3	ขั้นตอนการออกแบบระบบคืนสัญญาณบีพีเอส แบบเฟสเดียว ลูปเดียว บนหลักการเฟส	ล็อค
ลูป	- -	. 39
	4.3.1 การออกแบบเสถียรภาพของระบบด้วยวิธีพล็อตโบด	. 39
	4.3.2 การออกแบบเสถียรภาพของระบบด้วยวิธีของโลกัสของราก	. 42
4.4	วงจรดิสครีตของระบบคืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อศ	าลูป 45
	4.4.1 ตัวเปรียบเทียบเฟส RSFF positive edge-triggered	. 45
	4.4.2 วงจรออสซิลเลเตอร์ควบคุมด้วยแรงดัน (Voltage Control Oscillator , VCO)	. 46
	4.4.3 วงจรเปรียบเทียบสัญญาณแรงดัน (Voltage Comparator)	. 47
	4.4.4 วงจรขยายผลต่างโดยใช้ออปแอมป์ (Difference Amplifier)	. 47
	4.4.5 อนาล็อคมัลติเพล็กซ์เซอร์ และดีมัลติเพล็กซ์เซอร์	. 48
	4.4.6 วงจร Phase Controller (PC)	. 48
4.5	ขั้นตอนการออกแบบระบบคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการ	เฟส
ล็อศ	าลูป	. 53
	4.5.1 การออกแบบเสถียรภาพของระบบด้วยวิธีของพล็อตโบด	. 53
	4.5.2 การออกแบบเสถียรภาพของระบบด้วยวิธีของโลกัสของราก	. 54
	4.5.3 การชดเซยเสถียรภาพของระบบด้วยการเพิ่มเฟสมาร์จิน	. 56
4.6	้วงจรดิสครีตของระบบคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสส	ล็อค
ลูป		. 60
	4.6.1 วงจร Phase Controller (PC)	. 60
	4.6.2 ปัญหาของการออกแบบวงจรดิสครีตของระบบคืนสัญญาณคิวพีเอสเค แบบเฟสเดีย	้าว
	ลูปเดียว บนหลักการเฟสล็อคลูป ที่มีเฟสมาร์จินต่ำ	. 65
4.7	วงจรดิสครีตของระบบคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล่	ล็อค
ลูป	โดยมี 2 BIT FLASH ADC เป็นส่วนของวงจร PC	. 66
	4.7.1 วงจร Phase Controller (PC)	. 66
4.8	ขั้นตอนการออกแบบระบบคืนสัญญาณ 8-psk แบบเฟสเดียว ลูปเดียว บนหลักการเฟสส	ล็อค
ลูป	โดยมี 3 BIT FLASH ADC เป็นส่วนของวงจร PC	. 70
4.9	จำลองระบบวัด Bit error rate ของระบบคืนสัญญาณบีพีเอสเค , คิวพีเอสเค เฟสเดียว	ลุป
เดีย	่ว บนพื้นฐานเฟสล็อกลูป ด้วยโปรแกรม Matlab Simulink	. 73
4.1	0 สรุป	. 75
4.1	1 เอกสารอ้างอิง	. 76

(12)

. บทที่ 5 การออกแบบวงจรรวมของระบบคืนสัญญาณ บีพีเอสเค และคิวพีเอสเค แบบเฟสเดียว	ลูป
เดียว บนหลักการเฟสล็อคลูป	77
5.1 ข้อกำหนดการออกแบบ	77
5.2 ระบบสถาปัตยกรรมของวงจรรวมของระบบคืนสัญญาณ บีพีเอสเค และคิวพีเอสเค แ	บบเฟส
เดียว ลูปเดียว บนหลักการเฟสล็อกลูป	77
5.3 การออกแบบวงจร	81
5.3.1 Positive Edge Triggered RS Flip Flop	81
5.3.1.1 pulse detector	81
5.3.1.2 วงจรอาร์เอสแลตซ์ (RS latch)	99
5.3.1.3 จำลอง และผลการจำลองของวงจร positive edge triggered RSFF ที่ศ	าวามถี่
500MHz	104
5.3.2 วงจรออสซิลเลเตอร์ที่ควบคุมด้วยแรงดัน (Voltage Control Oscillator ,VCC	)106
5.3.2.1 วงจร Ring Oscillator	106
5.3.2.2 วงจร Voltage-Controlled Ring Oscillator	108
5.3.2.3 การจำลอง และผลการจำลองประสิทธิภาพของวงจร Three stage fast	
voltage swing VCO ที่ความถี่กลาง 400MHz	117
5.3.3 วงจรเปรียบเทียบสัญญาณแรงดัน (Voltage Comparator)	119
5.3.3.1 Static Characteristics	120
5.3.3.2 Dynamic Characteristics	121
5.3.3.3 Non-clocked Comparators	122
5.3.4 วงจรปรับระดับแรงดัน	127
5.4 Monte Carlo Simulation	137
5.4.1 การจำลอง Monte Carlo ของ Positive Edge Triggered RSFF	137
5.4.2 การจำลอง Monte Carlo ของ Voltage Comparator	140
5.4.3 การจำลอง Monte Carlo ของ Voltage Control Oscillatro (VCO)	141
5.4.4 การจำลอง Monte Carlo ของ วงจรปรับระดับแรงดัน	143
5.5 Pad และ ระบบ	145
5.6 การจำลองฟังก์ชันการทำงานของระบบกู้คืนสัญญาณบีพีเอสเค และคิวพีเอสเค แบบเา	<b>ฟสเดียว</b>
ลูปเดียว บนพื้นฐานเฟสล็อกลูป	149
5.7 สรุป	156
บทที่ 6 การออกแบบ และกระบวนการทดสอบของไอซีระบบเฟสเดียว ลูปเดียว บนหลักการเ	ฟสล็อก
ลูป ดีมอดูเลตบีพีเอสเค และคิวพีเอสเค	157
6 1 บทบ้า	157
6.2 การออกแบบ และกระบวบการทดสอบบีพีเอสเคดีบอดเลเตอร์	157
6.3 การออกแบบ และกระบวนการทดสอบบีพีเอสเคมอดเลเตอร์ด้วย FPGA บอร์ด Zybo	z7 157
91	

#### (14)

6.3.1 การสร้างสัญญาณนาฬิกา	
6.3.2 วงจรหารความถี่ (frequency Divider)	
6.3.3 วงจรสร้างสัญญาณแบบสุ่ม	
6.3.4 วงจรดิจิตอลมัลติเพล็กซ์เซอร์ (Mux 2:1)	
6.3.5 วงจรบีพีเอสเค มอดูเลเตอร์	
6.4 การออกแบบแผ่นปริ้น หรือ แผ่น PCB สำหรับการทดสอบไอซี	
6.4.1 Ground Planes	
6.4.2 Grounding Mixed-signal	
6.4.3 Schematic และ layout ของ PCB สำหรับทดสอบไอซี และไอซี	
6.5 การทดสอบไอซีบีพีเอสเค ลูปเดียว เฟสเดียว บนหลักการเฟสล็อกลูป ดีมอดูเลเ	<b>ตอร์</b> 167
6.5.1 ทดสอบวงจร positive edge triggered RSFF	
6.5.2 ทดสอบวงจร Voltage Control Oscillator (VCO)	170
6.5.3 ทดสอบวงจร 1-bit sub-ranging/re-scaling	172
6.5.4 การออกแบบและทดสอบเสถียรภาพของระบบบีพีเอสเค มอดูเลเตอร์ ด้ว	มยหลักการ
พื้นฐานของเฟสล็อกลูป	
6.5.4.1 ความถี่ช่วงล็อก $ \omega_{ m L} $	176
6.5.4.2 ผลการทดสอบความถี่ช่วงล็อก  ω <sub>L</sub>	
6.5.4.3 คุณลักษณะของความถี่เข้าล็อก $ \omega_{ m P} $ และความถี่ช่วงล็อก $ \omega_{ m L} $ ของห	าารทดสอบ
6.5.4.3 คุณลักษณะของความถี่เข้าล็อก ω <sub>P</sub> และความถี่ช่วงล็อก ω <sub>L</sub> ของ <sub>ห</sub> เฟสล็อกลูป	าารทดสอบ 181
6.5.4.3 คุณลักษณะของความถี่เข้าล็อก ω <sub>P</sub> และความถี่ช่วงล็อก ω <sub>L</sub> ของห เฟสล็อกลูป 6.5.5 การออกแบบและทดสอบระบบกู้คืนสัญญาณบีพีเอสเค บนโครงสร้างบีพี	การทดสอบ 181 เอสเค เฟส
<ul> <li>6.5.4.3 คุณลักษณะของความถี่เข้าล็อก ω<sub>P</sub> และความถี่ช่วงล็อก ω<sub>L</sub> ของม เฟสล็อกลูป</li> <li>6.5.5 การออกแบบและทดสอบระบบกู้คืนสัญญาณบีพีเอสเค บนโครงสร้างบีพี</li> <li>เดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป</li> </ul>	าารทดสอบ 181 เอสเค เฟส 183
<ul> <li>6.5.4.3 คุณลักษณะของความถี่เข้าล็อก ω<sub>P</sub> และความถี่ช่วงล็อก ω<sub>L</sub> ของม เฟสล็อกลูป</li> <li>6.5.5 การออกแบบและทดสอบระบบกู้คืนสัญญาณบีพีเอสเค บนโครงสร้างบีพี</li> <li>เดียว ลูปเดียว บนพื้นฐานเฟสล์อกลูป</li> <li>6.5.5.1 การทดสอบช่วงความถี่ล็อกของระบบกู้คืนสัญญาณบีพีเอสเค บนโ</li> </ul>	าารทดสอบ 181 เอสเค เฟส 183 ครงสร้างบีพี
<ul> <li>6.5.4.3 คุณลักษณะของความถี่เข้าล็อก ω<sub>P</sub> และความถี่ช่วงล็อก ω<sub>L</sub> ของม เฟสล็อกลูป</li> <li>6.5.5 การออกแบบและทดสอบระบบกู้คืนสัญญาณบีพีเอสเค บนโครงสร้างบีพี เดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป</li> <li>6.5.5.1 การทดสอบช่วงความถี่ล็อกของระบบกู้คืนสัญญาณบีพีเอสเค บนโ เอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป</li> </ul>	าารทดสอบ 181 เอสเค เฟส 183 ครงสร้างบีพี 185
<ul> <li>6.5.4.3 คุณลักษณะของความถี่เข้าล็อก ω<sub>P</sub> และความถี่ช่วงล็อก ω<sub>L</sub> ของม เฟสล็อกลูป</li> <li>6.5.5 การออกแบบและทดสอบระบบกู้คืนสัญญาณบีพีเอสเค บนโครงสร้างบีพี เดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป</li> <li>6.5.5.1 การทดสอบช่วงความถี่ล็อกของระบบกู้คืนสัญญาณบีพีเอสเค บนโ เอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป</li> <li>6.6 การทดสอบ BIT ERROR RATE ด้วย FPGA</li> </ul>	าารทดสอบ 181 เอสเค เฟส 183 ครงสร้างบีพี 185 190
<ul> <li>6.5.4.3 คุณลักษณะของความถี่เข้าล็อก ω<sub>P</sub> และความถี่ช่วงล็อก ω<sub>L</sub> ของผ เฟสล็อกลูป</li> <li>6.5.5 การออกแบบและทดสอบระบบกู้คืนสัญญาณบีพีเอสเค บนโครงสร้างบีพี เดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป</li> <li>6.5.5.1 การทดสอบช่วงความถี่ล็อกของระบบกู้คืนสัญญาณบีพีเอสเค บนโ เอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป</li> <li>6.6 การทดสอบ BIT ERROR RATE ด้วย FPGA</li> <li>6.6.1 วงจรนับจำนวนบิตของ PRBD data</li> </ul>	าารทดสอบ 181 เอสเค เฟส 183 ครงสร้างบีพี 185 190 195
<ul> <li>6.5.4.3 คุณลักษณะของความถี่เข้าล็อก ω<sub>P</sub> และความถี่ช่วงล็อก ω<sub>L</sub> ของผ เฟสล็อกลูป</li> <li>6.5.5 การออกแบบและทดสอบระบบกู้คืนสัญญาณบีพีเอสเค บนโครงสร้างบีพี เดียว ลูปเดียว บนพื้นฐานเฟสล์อกลูป</li> <li>6.5.5.1 การทดสอบช่วงความถี่ล็อกของระบบกู้คืนสัญญาณบีพีเอสเค บนโ เอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล์อกลูป</li> <li>6.6 การทดสอบ BIT ERROR RATE ด้วย FPGA</li> <li>6.6.1 วงจรนับจำนวนบิตของ PRBD data</li></ul>	าารทดสอบ 181 เอสเค เฟส 183 ครงสร้างบีพี 185 190 195 196
<ul> <li>6.5.4.3 คุณลักษณะของความถี่เข้าล็อก ω<sub>P</sub> และความถี่ช่วงล็อก ω<sub>L</sub> ของผ เฟสล็อกลูป</li> <li>6.5.5 การออกแบบและทดสอบระบบกู้คืนสัญญาณบีพีเอสเค บนโครงสร้างบีพี เดียว ลูปเดียว บนพื้นฐานเฟสล์อกลูป</li> <li>6.5.5.1 การทดสอบช่วงความถี่ล็อกของระบบกู้คืนสัญญาณบีพีเอสเค บนโ เอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล์อกลูป</li> <li>6.6 การทดสอบ BIT ERROR RATE ด้วย FPGA</li> <li>6.6.1 วงจรนับจำนวนบิตของ PRBD data</li> <li>6.6.2 วงจรภาครับ</li> </ul>	าารทดสอบ 181 เอสเค เฟส 183 ครงสร้างบีพี 185 190 195 196 199
<ul> <li>6.5.4.3 คุณลักษณะของความถี่เข้าล็อก @<sub>P</sub> และความถี่ช่วงล็อก @<sub>L</sub> ของผ เฟสล็อกลูป</li> <li>6.5.5 การออกแบบและทดสอบระบบกู้คืนสัญญาณบีพีเอสเค บนโครงสร้างบีพี เดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป</li> <li>6.5.5.1 การทดสอบช่วงความถี่ล็อกของระบบกู้คืนสัญญาณบีพีเอสเค บนโ เอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป</li> <li>6.6 การทดสอบ BIT ERROR RATE ด้วย FPGA</li> <li>6.6.1 วงจรนับจำนวนบิตของ PRBD data</li> <li>6.6.2 วงจรภาคส่ง</li> <li>6.6.3 วงจรภาครับ</li> <li>6.6.4 การทดสอบ Bit Error Rate (BER) ของระบบกู้คืนสัญญาณบีพีเอสเค แน</li></ul>	าารทดสอบ 181 เอสเค เฟส 183 ครงสร้างบีพี 185 190 195 196 199 เบเฟสเดียว
<ul> <li>6.5.4.3 คุณลักษณะของความถี่เข้าล็อก @<sub>P</sub> และความถี่ช่วงล็อก @<sub>L</sub> ของผ เฟสล็อกลูป</li> <li>6.5.5 การออกแบบและทดสอบระบบกู้คืนสัญญาณบีพีเอสเค บนโครงสร้างบีพี เดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป</li> <li>6.5.5.1 การทดสอบช่วงความถี่ล็อกของระบบกู้คืนสัญญาณบีพีเอสเค บนโ เอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป</li> <li>6.6 การทดสอบ BIT ERROR RATE ด้วย FPGA</li> <li>6.6.1 วงจรนับจำนวนบิตของ PRBD data</li> <li>6.6.2 วงจรภาคส่ง</li> <li>6.6.3 วงจรภาครับ</li> <li>6.6.4 การทดสอบ Bit Error Rate (BER) ของระบบกู้คืนสัญญาณบีพีเอสเค แบ ลูปเดียว บนพื้นฐานเฟสล็อกลูป</li> </ul>	าารทดสอบ 181 เอสเค เฟส 183 ครงสร้างบีพี 190 195 196 199 มบเฟสเดียว 201
<ul> <li>6.5.4.3 คุณลักษณะของความถี่เข้าล็อก ฒ<sub>P</sub> และความถี่ช่วงล็อก ฒ<sub>L</sub> ของผ เฟสล็อกลูป</li> <li>6.5.5 การออกแบบและทดสอบระบบกู้คืนสัญญาณบีพีเอสเค บนโครงสร้างบีพี เดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป</li> <li>6.5.5.1 การทดสอบช่วงความถี่ล็อกของระบบกู้คืนสัญญาณบีพีเอสเค บนโ เอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป</li> <li>6.6 การทดสอบ BIT ERROR RATE ด้วย FPGA</li></ul>	าารทดสอบ 181 เอสเค เฟส 183 ครงสร้างบีพี 185 190 195 196 199 มบเฟสเดียว 201 201
<ul> <li>6.5.4.3 คุณลักษณะของความถี่เข้าล็อก ฒ<sub>P</sub> และความถี่ช่วงล็อก ฒ<sub>L</sub> ของม เฟสล็อกลูป</li> <li>6.5.5 การออกแบบและทดสอบระบบกู้คืนสัญญาณบีพีเอสเค บนโครงสร้างบีพี เดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป</li></ul>	าารทดสอบ 181 เอสเค เฟส 183 ครงสร้างบีพี 185 190 195 196 199 มบเฟสเดียว มบเฟสเดียว 201 206 A บอร์ด
<ul> <li>6.5.4.3 คุณลักษณะของความถี่เข้าล็อก ผ<sub>P</sub> และความถี่ช่วงล็อก ผ<sub>L</sub> ของผ เฟสล็อกลูป</li> <li>6.5.5 การออกแบบและทดสอบระบบกู้คืนสัญญาณบีพีเอสเค บนโครงสร้างบีพี เดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป</li></ul>	าารทดสอบ 181 เอสเค เฟส 183 ครงสร้างบีพี 185 190 195 196 199 เบเฟสเดียว 201 206 A บอร์ด 206
<ul> <li>6.5.4.3 คุณลักษณะของความถี่เข้าล็อก ฒ<sub>P</sub> และความถี่ช่วงล็อก ฒ<sub>L</sub> ของผ เฟสล็อกลูป</li> <li>6.5.5 การออกแบบและทดสอบระบบกู้คืนสัญญาณบีพีเอสเค บนโครงสร้างบีพี เดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป</li> <li>6.5.5.1 การทดสอบช่วงความถี่ล็อกของระบบกู้คืนสัญญาณบีพีเอสเค บนโ เอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป</li> <li>6.6 การทดสอบ BIT ERROR RATE ด้วย FPGA</li></ul>	าารทดสอบ 181 เอสเค เฟส 183 ครงสร้างบีพี 185 190 195 196 196 199 เบเฟสเดียว 201 206 A บอร์ด 206 206

6.8 การออกแบบและทดสอบระบบกู้คืนสัญญาณคิวพีเอสเค บนโครงสร้างบีพีเอสเค เฟสเดียว วงยุ
ถูบเทย 1 บนพนจู เนเพสสยาเสบ
0.0.1 การทุกธรรรรรรรรรรรรรรรรรรรรรรรรรรรรรรรรรรร
รการพอสอบ Bit Error Rate (BER) ของระบบก็อื่นสักการกลิวพีเอสเด เฟสเอียว อป
0.0.2 การทัพธ์อยายิ่า ยาง กลเอ (ben) ของรอบบาทินธรฐญาณการทองเรก เพธเตบ รัฐบ เดียว บบเพื่บธรวบเฟสล็อกลงไ
6 9 ประสิทธิภาพของระบบก้อื่นสัญญาณาพี่เอสเค และคิวพีเอสเค แบบแฟสเดียว ลปเดียว บน
พื้นฐานเฟสล็อกลป
6.9.1 BER217
6.9.2 Power Consumption
6.10 สรป
้. 6.11 เอกสารอ้างอิง
บทที่ 7
สรุปผลการวิจัย ปัญหาและข้อเสนอแนะ
1 7 1 สรงโยอออรจิอัย 000
7.1 ถึง UNBILL13 มีปี
7.2 งุทบวลิด และหลักการที่ใช้ในงานวิฉัย
7.3 โครงสร้างที่ใช้ในการทดสองแบบคิดบบบวงจรแบบเปละcrete 223
7.3.1.1 ระบบก็คืบสักกากเบี้พีเอสเค แบบแฟสเดียา ลปเดียา บบพื้นธาบเฟสล็อกลปที่บี
PC LUIU 1-bit sub-ranging/re-scaling 223
7.3.1.2 ระบบก้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลปเดียว บนพื้นฐานเฟสล็อกลป
ที่มี PC แบบ 1-bit sub-ranging/re-scaling อนกรม 2 วงจร
7.3.1.3 ระบบก้คืนสัญญาณเอ็มพีเอสเค แบบเฟสเดียว ลปเดียว บนพื้นฐานเฟสล็อกลป
ที่มี PC แบบ 1-bit sub-ranging/re-scaling อนุกรม m วงจร
7.3.1.4 ระบบกู้คืนสัญญาณเอ็มพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป
ที่ใช้วงจร PC แบบ m-bit ADC และ multiplexer
7.3.2 โครงสร้างที่ใช้ในการทดสอบแนวคิดบนวงจรรวม UMC 180nm
7.3.2.1 ระบบกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูปที่มี
PC แบบ 1-bit sub-ranging/re-scaling
7.3.2.2 ระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูปที่
มี PC แบบ 1-bit sub-ranging/re-scaling อนุกรมกัน 2วงจร
7.4 ผลการวิจัย และผลการทดสอบ230
7.4.1 สรุปแบบ discrete230
7.4.2 สรุปแบบวงจรรวม UMC 180nm230
7.4.3 ตารางเปรียบเทียบงานวิจัยของวงจรรวม UMC 180nm กับงานวิจัยอื่นๆ231

### (16)

7.5 ปัญหา	234
7.6 แนวทางในการแก้ไขปัญหา	234
7.7 เอกสารอ้างอิง	236
บรรณานุกรม2	238
ภาคผนวก ก2	241
ภาคผนวก ข2	247
ภาคผนวก ค2	261
ประวัติผู้เขียน	265

### สารบัญตาราง

ตารางที่ 4-1 สรุปประสิทธิภาพของ บีพีเอสเค ,คิวพีเอสเค และ8-PSK ที่ไฟเลี้ยง 5 V
ตารางที่ 5-1 ข้อกำหนดในการออกแบบระบบคืนสัญญาณ บีพีเอสเค และคิวพีเอสเค แบบเฟสเดียว
ลูปเดียว บนหลักการเฟสล็อกลูป77
ตารางที่ 5-3 สมการฟังก์ของ V <sub>IL</sub> , V <sub>IH</sub> , และ V <sub>th</sub> [5.1]
ตารางที่ 5-4 พารามิเตอร์ และค่าพารามิเตอร์ของวงจร Three stage fast voltage swing VCO ที่
ความถี่กลาง 400MHz ของรูปที่ 5.42115
ตารางที่ 5-5 พารามิเตอร์ และค่าพารามิเตอร์ของวงจร Three stage fast voltage swing VCO ที่
ความถี่กลาง 75MHz ของรูปที่ 5.43116
ตารางที่ 6-1 ตารางค่าพารามิเตอร์ LFSR 16 บิต160
ตารางที่ 6-2 พารามิเตอร์ของ $\zeta$ , $ au_2$ และ เฟสมาร์จิน
ตารางที่ 6-3 พารามิเตอร์ และค่าพารามิเตอร์ที่ใช้สำหรับทดสอบวงจรกู้คืนสัญญาณบีพีเอสเค เฟส
เดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูปของรูปที่ 6.36
ตารางที่ 6-4 พารามิเตอร์ และค่าพารามิเตอร์ที่ใช้สำหรับทดสอบวงจรกู้คืนสัญญาณคิวพีเอสเค เฟส
เดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูปของรูปที่ 6.65
ตารางที่ 7-1 สรุปประสิทธิภาพของ บีพีเอสเค ,คิวพี้เอสเค และ8-PSK ที่ไฟเลี้ยง 5 V
ตารางที่ 7-2 สรุปประสิทธิภาพของ บีพีเอสเค ,คิวพีเอสเค และ8-PSK ที่ไฟเลี้ยง 1.8 V
ตารางที่ 7-3 ตารางเปรียบเทียบประสิทธิภาพของงานที่ทาการวิจัยกับผลงานวิจัยอื่นๆ
ตารางที่ 7-4 ตารางข้อเด่นข้อด้อยของเทคนิคในตารางที่ 7-4

## สารบัญรูปภาพ

รูปที่ 1.2 แผนภูมิไหลแสดงกระบวนการวิจัย (research flow chart)	5
รูปที่ 1.3 แผนผังความคิดแสดงกระบวนการวิจัย (research mind map)	6
รูปที่ 1.4 Demodulator design challenges	6
รูปที่ 2.1 (a) บล็อกไดอะแกรมอย่างง่ายสำหรับการกู้คืนสัญญาณเบสแบนด์, (b) สัญญาณเบสแบน	ด์ที่
ผ่านวงจรกรองความถี่ต่ำ (LPF)	8
รูปที่ 2.2 (a) บล็อกไดอะแกรมของวงจรดีมอดูเลเตอร์ที่เพิ่มวงจร sample and hold, (b) หลักกา	ว
ทำงานของวงจร sample and hold	8
รูปที่ 2.3 บล็อกไดอะแกรมโคฮีเรนท์ดีมอดูเลเตอร์	8
รูปที่ 2.4 ระบบ Two-phase synchronous receiver ใน [11] ที่นำเสนอโดย J. P. Costas ในปี	
ค.ศ. 1956 ซึ่งปัจจุบันเป็นที่รู้จักกันอย่างกว้างขวางในชื่อ "Costas Loop"	9
รูปที่ 2.5 QPSK demodulator ซึ่งใช้พื้นฐานจาก Costas loop [8, 12]	10
รูปที่ 2.6 ระบบ BPSK, QPSK demodulator ใช้ในระบบสื่อสารไร้สายความเร็วข้อมูล 2.5-Gpbs	
[6]	11
รูปที่ 2.7 ระบบสื่อสารส่ง-รับที่มี BSPK demodulator เป็นองค์ประกอบสำคัญ ใช้ในงานชีว	
การแพทย์ [7], [14]	12
รูปที่ 2.8 BPSK demodulator จาก Z. Luo and S. sonkusale, "LOW POWER BPSK	
DEMODULATOR," US Patent no. 8,159,288 B2, April, 2012	12
รูปที่ 2.9 การประยุกต์ใช้คอสทาสลูปใน integrated homodyne 40Gbps BPSK optical	
coherent receiver (a) basic Costas loop structure (b) detailed structure in	
OPLL demodulator [15]	13
รูปที่ 2.10 วงจรบีพีเอสเคดีมอดูเลเตอร์อย่างง่ายโดยสัญญาณคลื่นพาห์อ้างอิง $\mathit{C}(t)$ ไม่ได้ซิงโครไนซ่	Ś
กับสัญญาณบีพีเอสเคมอดูเลต	14
รูปที่ 2.11 บล็อกไดอะแกรมของโครงสร้างนอนโคฮีเรนท์บีพีเอสเคดีมอดูเลเตอร์	14
รูปที่ 2.12 (a) วงจรบีพีเอสเคมอดูเลเตอร์ที่มีสัญญาณข้อมูลเข้ารหัสแบบ Differential Manchest	er
[17], (b) วงจรบีพีเอสเคมอดูเลเตอร์แบบกินพลังงานต่ำ [18]	15
รูปที่ 2.13 การเปรียบเทียบประสิทธิภาพของสัญญาณรบกวนของระบบดีมอดูเลชั่นแบบโคฮีเรนท์	
และนอนโคฮีเรนท์ [3]	16
รูปที่ 3.1 ระบบ BPSK modulation	19
รูปที่ 3.2 ระบบ BPSK demodulation	20
รูปที่ 3.3 แนวคิดของ m-PSK ดีมอดูเลชั่น	21
รูปที่ 3.4 วงจรเฟสล็อกลูป	21

รูปที่ 3.5 คุณลักษณะที่ต้องการของระบบ m-PSK ดีมอดูเลชั่นบนพื้นฐานของเฟสล็อกลูป	ที่ซิงโครไนซ์
สัญญาณ m-PSK มอดูเลต	22
รูปที่ 3.6 แนวคิดของวงจร m-PSK ดีมอดูเลเตอร์แบบลูปเดียว เฟสเดียวที่เฟสของ VCO ไ	ม่
เปลี่ยนแปลงสำหรับสัญญาณข้อมูลที่แตกต่างกัน	23
รูปที่ 3.7 แนวคิดของลูปคอสทาสสำหรับ BPSK [3]	24
รู้ปที่ 3.8 แนวคิดของดี้มอดูเลชั่น BPSK แบบ Self Multiplication or Absolute value	25
รูปที่ 3.9 แนวคิดของดีมอดูเลชั่น BPSK แบบ Inverted Multiplication	26
รูปที่ 3.10 แนวคิดของดีมอ <sup>้</sup> ดูเลชั่น BPSK แบบลูปเดียวที่มี XOR เป็นตัวเปรียบเทียบเฟส	27
รูปที่ 3.11 แนวคิดของดีมอดูเลชั่น QPSK แบบลูปเดียวที่มี XOR เป็นตัวเปรียบเทียบเฟส.	29
รูปที่ 3.12 RS flip flop (rising-edge triggered)	29
รูปที่ 3.13 แนวคิดของดีมอดูเลชั่น BPSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส	และมี PC
แบบโครงสร้าง 1-bit sub-ranging/re-scaling	
รูปที่ 3.14 แนวคิดของดีมอดูเลชั่น QPSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส	และมี PC
แบบโครงสร้าง 1-bit sub-ranging/re-scaling ต่ออนุกรม 2 วงจร	32
รูปที่ 3.15 แนวคิดของดีมอดูเลชั่น m-PSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟะ	ส และมี PC
แบบโครงสร้าง 1-bit sub-ranging/re-scaling ต่ออนุกรม m วงจร	
รูปที่ 3.16 แนวคิดของดีมอดูเลชั่น QPSK and m-PSK แบบลูปเดียวที่มี RSFF เป็นตัวเป <sup>ร</sup>	รียบเทียบ
เฟส วงจร m-bit ADC และ Mux เป็นส่วนหนึ่งของวงจร PC	
รูปที่ 4.1 (a) วงจรคืนสัญญาณบีพีเอสเค เฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป (b) เ	บบจำลอง
เชิงเส้น	
รูปที่ 4.2 คุณลักษณะของ positive edge triggered RSFF (average output {Vy}) [4.:	l]36
รูปที่ 4.3 โบดพล็อตทางขนาดของ $G_{\scriptscriptstyle OL}$	
รูปที่ 4.4 เกนมาร์จิน และเฟสมาร์จิน	40
ง รูปที่ 4.5 ผลการพล็อตโบดทางขนาด และเฟสของ ${ m G}_{ m OI}$ (s) โดยที่ ${ m P}_{ m m}=63.8^{\circ}$ ที่ความถี่ $27$	.1 krad/s
รปที่ 4.6 ระบบป้อนกลับแบบลบ	
ง รปที่ 4.7 ผลการพล็อตโลกัสของรากของ G₂, (s) โดยที่เกน 1 โพล-2.1e+04-1.74e+04i ′	ของ
โครงสร้างรงไท่ 4 5(a)	<u>ل</u> ع
รงไท่ 4.8 การจำลองระบบบีพีเอสเค แบบแฟสเดียว ลงไเดียว บบหลักการเฟสล็อคลปบบ (	Simulink
Matlah ตาบการออกแบบแสกียรกาพของระบบใบหัวข้อ 4 3 1 และ4 3 2	۵۵ میں انداز م
รูปที่ 4 9 วงจร และการทดสอบ RSFF edge triggered ใบไอซี 74HCT4046A	++ ۵۶
รูปที่ 4 10 การออกแบบและกราฟคณลักษณะของวงจร VCO	۲۵ 47
รงไที่ 4.11 Noninverting Comparator with Hysteresis [4.6]	۳ <del>ب</del>

รูปที่ 4.12 วงจรขยายผลต่างโดยใช้ออปแอมป์ LM324N [4.7]	. 48
รูปที่ 4.13 การเชื่อมต่อวงจรอนาล็อคมัลติเพล็กซ์เซอร์ [4.8]	. 48
รูปที่ 4.14 วงจร และการทดสอบวงจร PC ของระบบคืนสัญญาณบีพีเอสเค	. 49
รูปที่ 4.15 ผลการพล็อตโบดทางขนาด และเฟสของ $G_{OL}(s)$ โดยที่ $P_m=51.6^\circ$ ที่ความถี่ 29.8 krad/	s50
รูปที่ 4.16 วงจร และผลการวัดวงจรบีพีเอสเคมอดูเลเตอร์	. 51
้รูปที่ 4.17 วงจร และผลการวัดระบบคืนสัญญาณบี้พีเอสเค	. 52
้รูปที่ 4.18 คุณลักษณะของระบบคืนสัญญาณบีพีเอสเค เฟสเดียว ลูปเดียว บนพื้นบานเฟสล็อกลูป	53
รู้ปที่ 4.19 ผลการพล็อตโบดทางขนาด และเฟสของ $\mathbf{G}_{\mathrm{OL}}(\mathbf{s})$ โดยที่ $\mathbf{P}_{\mathrm{m}}=20.8^\circ$ ที่ความถี่ 7.12	
krad/s	. 54
รูปที่ 4.20 ผลการพล็อตโลกัสของรากของ $G_{lpha t}\left(s ight)$ โดยที่เกน 1 โพล-1.32e+03+6.94e+03i และเ	7
$\varepsilon = 0.187$ ของโครงสร้างรปที่ 4.19(a)	. 55
รปที่ 4.21 การจำลองระบบคิวพีเอสเค แบบเฟสเดียว ลปเดียว บนหลักการเฟสล็อคลปบน Simu	ink
Matlab ตามการออกแบบเสถียรภาพของระบบในหัวข้อ 4.5.1 และ4.5.2	. 56
รุปที่ 4.22 ผลการพล็อตโบดทางขนาด และเฟสของ G <sub>or</sub> (s) ที่มีการชดเชยแบบมุมนำโดยที่	
$P = 53.9^{\circ}$ ที่ความถี่ 9.24krad/s	.57
	้อม
$v_{\rm v}$ (1.2.2) หลาย เกิดเหลือ (1.2.2.2.2.2.2.2.2.2.2.2.2.2.2.2.2.2.2.2	
$\mathbf{r}_{m} = 41.4$	го
27.6Krad/s	. 58 l
รูปที่ 4.24 กำรง เดียงระบบคามพเยสเค แบบเพลเตยา สูบเตยา บนหลุกการเพลสยุคสูบบน Simu	UNK E0
Mattad ต เมการของของอยากร DC ของระชุมเอี้ยงสัยเอเวอเอ็อซีเอสเอ	. 59
3 การราช 14.22 วางวิธีสุดรีตอื่นสัญญาณติวพีเวสเต และแฟสเอียว องได้ยาว มนหรัฐวาวรเฟสอีวการไ	.01 .2
มูบที่ 4.20 มงจาที่สาวทานสญญาณาวารอื่อพี่เอสเอนอยอเอเตอร์	. 0Z
3 การราช 1 4.27 วาวรายอาณา 11 วามวามา วามอินายายอาณาอาณาอาณาอาณาอาณาอาณาอาณาอาณาอาณา	. 05
่ มู่บท 4.20 มงข้า แถะพถาการทระบบกันถยูญ เนกรพยุธธกา	. 04 165
3004.29 กุณสถาษณะ ของ เอ บานสญญาณหารณอสถา เพลเพอ เ ถูบเพอ เ บนพนฐานเพลเขาถู	100
$3_{\rm OL}$ (S) (NEW Provide the second seco	. 66 . d
รูปท 4.31 คุณลกษณะของระบบคนสญญาณควพเอสเค เพสเดยว ลูปเดยว บนพนฐานเพสลอกลูา	) ท
ม์ P <sub>m</sub> = 23 ั และอัตราการส่งข้อมูล 2.5symbols/s	. 66
รูปที่ 4.32 วงจร PC ของระบบคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อ	ମ
ลูป โดยมี 2 bit flash ADC เป็นส่วนของวงจร PC	. 67

รูปที่ 4.33 วงจรคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป โดยมี flash ADC เป็นส่วนของวงจร PC	i 2 bit 68
รูปที่ 4.34 วงจร และผลการวัดระบบคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักก เฟสล็อกลป โดยมี 2 bit flash ADC เป็นส่วนของวงจร PC	าาร 
รูปที่ 4.35 คุณลักษณะของระบบคืนสัญญาณคิวพีเอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อ โดยมี 2 bit flash ADC เป็นส่วนของวงจร PC	เกลูป 70
รูปที่ 4.36 ผลการพล็อตโบดทางขนาด และเฟสของ ${ m G}_{ m OL}({ m s})$ โดยที่ ${ m P}_{ m m}=40.8^{\circ}$ ที่ความถี่ 3kr	ad/s
รูปที่ 4.37 วงจร และผลการวัดระบบคืนสัญญาณ8-psk แบบเฟสเดียว ลูปเดียว บนหลักการเ อกลูป โดยมี 3 bit flash ADC เป็นส่วนของวงจร PC	เฟสล็ 
รูปที่ 4.38 คุณลักษณะของระบบคืนสัญญาณ 8-psk เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลุ มี 3 bit flash ADC เป็นส่วนของวงจร PC	<sub>]</sub> ป โดย 73
รูปที่ 4.39 การเพิ่มสัญญาณ random noise และการทดสอบ	73
รูปที่ 4.40 บล็อกการทดสอบ Bit error rate ของระบบคืนสัญญาณบีพีเอสเค เฟสเดียวลูปเดีย พื้นฐานเฟสล็อกลป	ยว บน 74
รูปที่ 4.41 บล็อกการทดสอบ Bit error rate ของระบบคืนสัญญาณคิวพีเอสเค เฟสเดียวลูปเดี พื้นฐานเฟสล็อกลป	1้ยว บน 
รปที่ 4.42 กราฟความสัมพันธ์ระหว่าง SNR และ BFR	
รปที่ 5.1 ระบบคืนสัญญาณบีพีเอสเค เฟสเดียว ลปเดียว บนหลักการเฟสล็อกลป	
้รูปที่ 5.2 ระบบคืนสัญญาณคิวพีเอสเค เฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป	81
รูปที่ 5.3 แนวคิดของวังจร pulse detector	82
รูปที่ 5.4 วงจร pulse detector	82
รู้ปที่ 5.5 วงจรซีมอสอินเวอร์เตอร์	83
รูปที่ 5.6 การจำลอง และผลการจำลองของ N_BPW_18_MM	85
รูปที่ 5.7 การจำลอง และผลการจำลองของ P_18_MM	86
รูปที่ 5.8 วงจรอินเวอร์เตอร์ และการจำลอง	87
รูปที่ 5.9 Schematic และผลการจำลองวงจรอินเวอร์เตอร์ด้วยสัญญาณอินพุทพัลส์	88
รูปที่ 5.10 layout และผลการจำลองเปรียบเทียบระหว่าง schematic และ av_extracted	89
รูปที่ 5.11 ผลการจำลองวงจรซีมอสอินเวอร์เตอร์ด้วยการปรับเปลี่ยนค่า w ของเอ็นมอส	90
รูปที่ 5.12 วงจรสมมูล และสัญญาณเอาท์พุทช่วงแรงดันเอาท์พุทจาก VDD ไป GND	90
รูปที่ 5.13 วงจรสมมูล และสัญญาณเอาท์พุทช่วงแรงดันเอาท์พุทจาก GND ไป VDD	91
รูปที่ 5.14 ตัวอย่างวงจรอินเวอร์เตอร์ 3 สเตจที่มีโหลด 8C <sub>1</sub>	92

รูปที่ 5.15 วงจรซีมอสอินเวอร์เตอร์ 3 สเตจ และผลการจำลองที่ความถี่ 500MHz	93
- รูปที่ 5.16 วงจรซีมอสอินเวอร์เตอร์ 3 สเตจของ set และreset และผลการจำลองที่คว	ามถี่ 500MHz
	93
รูปที่ 5.17 layout และผลการจำลองเปรียบเทียบระหว่าง schematic กับ av_extrac	ted 94
รุปที่ 5.18 NAND gate	95
รูปที่ 5.19 วงจรแนนด์เกต และผลการจำลองวงจรแนนด์เกต ที่ความถี่ 500MHz	96
รูปที่ 5.20 วงจรแอนด์เกต และผลการจำลองวงจรแอนด์เกต ที่ความถี่ 500MHz	96
รูปที่ 5.21 layout และผลการจำลองระหว่าง schematic และav_extracted ของวง	จรซีมอส
แอนด์เกตที่ความถี่ 500MHz	
รูปที่ 5.22 schematic และlayout และผลการจำลองระหว่าง schematic และ av_e	extracte 99
รูปที่ 5.23 วงจรอาร์เอสแลตซ์ และตารางความจริง	
รูปที่ 5.24 schematic และผลการจำลองวงจรอาร์เอสแลตซ์	
รูปที่ 5.25 layout และผลการจำลองระหว่าง schematic และav_extracted ของวงจ	งรซีมอสอาร์
เอสแลตซ์	
รูปที่ 5.26 schematic และlayout และผลการจำลองแบบ schematic และav_extra	acted 103
รูปที่ 5.27 วงจรซีมอสอินเวอร์เตอร์ และ layout และผลการจำลองระหว่างschemati	c และ
av_extracted ของตัวขับโหลดวงจรกรองสัญญาณความถี่ตำผ่าน ที่ความถี่อิน	พุท 200MHz
	104
รูปที่ 5.28 วงจร และผลการจำลองวงจร positive edge triggered RSFF ที่ความถี่ 5(	00MHz 104
รูปที่ 5.29 การจำลอง และผลการจำลอง positive edge triggered RSFF ที่ความถี่ 5	00MHz105
รูปที่ 5.30 แนวคิดของการออสซิลเลตของระบบป้อนกลับแบบลบ 	106
รูปที่ 5.31 Three-stage ring oscillator	107
รูปที่ 5.32 โพลของ Three-stage ring oscillator ที่มีการเปลี่ยนแปลงเกน [5.3]	107
รูปที่ 5.33 (a) วงจร transmission gates (b) วงจรสมมูลของรูปที่ 5.33 (a)	108
รูปที่ 5.34 วงจร transmission gate และการจำลองเพื่อหาค่า R <sub>TG</sub> และg <sub>TG</sub>	109
รูปที่ 5.35 วงจร และผลการจำลอง transmission gate ทั้ง schematic และ av_ext	eacted111
รูปที่ 5.36 แนวคิดลดช่วงความกว้างของค่า R <sub>TG</sub>	111
รูปที่ 5.37 ผลการจำลองค่าความต้านทานของ transmission gate รูปที่ 5.35	112
รูปที่ 5.38 Three stage fast voltage swing VCO [5.5]	112
รูปที่ 5.39 simple RC model [5.5]	
รูปที่ 5.40 Three stage fast voltage swing VCO ที่มี R <sub>P</sub> ขนานเพื่อลดช่วงความถี่ ห	เรือความชั้น
ของ VCO	114
รูปที่ 5.41 วงจร และผลการจำลองของวงจร CS Stage with Diode-Connected PM	105 Load
สำหรับสร้างแรงดัน V <sub>G</sub> และแรงดัน V <sub>DD</sub> -V <sub>G</sub> ของอินพุท VCO	

รูปที่ 5.42 วงจร และผลการจำลองทั้งแบบ schematic และ layout ของ Three stage fast	
voltage swing VCO ความถี่กลาง 400MHz	116
รูปที่ 5.43 วงจร และผลการจำลองทั้งแบบ schematic และ layout ของ Three stage fast	
voltage swing VCO ความถี่กลาง 75MHz	117
รูปที่ 5.44 การจำลอง และผลการจำลองประสิทธิภาพ Three stage fast voltage swing VCC	) ที่
้ ความถี่กลาง 400MHz	119
รูปที่ 5.45 วงจร Voltage Comparator	120
รูปที่ 5.46 คุณลักษณะอุดมคติของวงจรเปรียบเทียบสัญญาณแรงดัน	120
รูปที่ 5.47 กราฟคุณลักษณะของวงจรเปรียเทียบสัญญาใแรงดันที่มีเกนจำกัด	121
รูปที่ 5.48 กราฟคุณลักษณะของวงจรเปรียเทียบสัญญาแรงดัน ที่มีแรงดันอินพุทออฟเซ็ต และ	
สัญญาณร์บกวน	121
รูปที่ 5.49 วงจรเปรียบเทียบแรงดันแบบไม่มีสัญญาณนาฬิกา	122
รูปที่ 5.50วงจร Preamplifier	123
รูปที่ 5.51 วงจร decision circuit [5.8]	123
้รูปที่ 5.52 วงจร และการผลการจำลองวงจรเปรียบเทียบแรงดัน	125
้รูปที่ 5.53 การจำลอง และผลการจำลองประสิทธิภาพของวงจรเปรียบเทียบแรงดัน	127
รู้ปที่ 5.54 วงจรปรับระดับแรงดัน	127
้รูปที่ 5.55 แนวคิดของการปรับระดับแรงดันในระดับซีมอส	128
้รูปที่ 5.56 วงจรภาคหน้าของวงจรปรับระดับแรงดันที่มีการใช้สวิตซ์ในการเลือกกระแส I <sub>down</sub> หรื	้อ่อl <sub>up</sub>
·····	129
รูปที่ 5.57 วงจร cascode current source	129
รูปที่ 5.58 การจำลอง และผลการจำลองของวงจร cascode current source	130
รูปที่ 5.59 การจำลอง และผลการจำลองวงจร nmos_pmos cascode current source	132
้รู้ปที่ 5.60 การจำลอง และผลการจำลองของการ switch ควบคุมการไหลของกระแส I <sub>down</sub> หรือ	) I <sub>up</sub>
	133
รูปที่ 5.61 การจำลอง และผลการจำลองของแนวคิดการไหลของ I <sub>down</sub> และI <sub>up</sub> เพื่อทำให้ Vg มีเ	พียว
์ ค่าเดียวทั้งแรงดันอินพุทสูง หรือแรงดันอินพุทต่ำ	134
รูปที่ 5.62 การจำลอง และผลการจำลองวงจรปรับแรงดัน	135
รู้ปที่ 5.63 วงจรปรับระดับแรงดัน และวงจรขยายแรงดัน	137
รู้ปที่ 5.64 การจำลอง และผลการจำลอง monte carlo ของวงจร positive edge triggered F	RSFF
โดยใช้ sigma =5 และเลือกทั้ง process และmismatch	139
รูปที่ 5.65 การจำลอง และผลการจำลอง monte carlo ของวงจร voltage comparator โดย	ไข้
sigma =5 และเลือกทั้ง process และmismatch	141

รูปที่ 5.66 การจำลอง และผลการจำลอง monte carlo ของวงจร volta	age control oscillator ที่
้ความถี่กลาง 540MHz โดยใช้ sigma =5 และเลือกทั้ง proces	รร และmismatch142
รูปที่ 5.67 การจำลอง และผลการจำลอง monte carlo ของวงจร volta	age control oscillator ที่
้ ความถี่กลาง 44MHz โดยใช้ sigma =5 และเลือกทั้ง process	และmismatch 143
รูปที่ 5.68 การจำลอง และผลการจำลอง monte carlo ของวงจรปรับร	ะดับแรงดัน โดยใช้ sigma
=5 และเลือกทั้ง process และmismatch	
รูปที่ 5.69 ตำแหน่งของ 40 pad บน chip	
รูปที่ 5.70 layout ของ pad บน chip	
รูปที่ 5.71 scheamtic และlayout ของระบบกู้คืนสัญญาณบีพีเอสเค แล	ละคิวพีเอสเค แบบเฟสเดียว
ู้ ลูปเดียว บนหลักการพื้นฐานเฟสล็อกลูป	
รูปที่ 5.72 schematic ของระบบกู้คืนสัญญาณ <sup>์</sup> บีพีเอสเค แบบเฟสเดียว	ลูปเดียว บนพื้นฐานเฟสล็อก
รูปที่ 5.73 ผลการพล็อตโบดทางขนาด และเฟสของฟังก์ชันถ่ายโอนสมก	ารที่ (5.52)151
้รูปที่ 5.74 ค่าพารามิเตอร์ และผลการจำลองของโครงสร้างรูปที่ 5.72	
รูปที่ 5.75 schematic ของระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว	ว ลูปเดียว บนพื้นฐาน
เฟสล็อก	
รูปที่ 5.76 ผลการพล็อตโบดทางขนาด และเฟสของฟังก์ชันถ่ายโอนสมก	ารที่ (5.54)154
รูปที่ 5.77 ค่าพารามิเตอร์ และผลการจำลองของโครงสร้างรูปที่ 5.75	
รูปที่ 5.78 ประสิทธิภาพของระบบกู้คืนสัญญาณบีพีเอสเค และคิวพีเอสเ	ค แบบเฟสเดียว ลูปเดียว
บนพื้นฐานเฟสล็อกลูปที่ได้จำลองในหัวข้อ 5.6	
รูปที่ 6.1 ขั้นตอน และวิธีการตั้งค่าพารามิเตอร์ของ Clocking Wizard	
รูปที่ 6.2 กระบวนการออกแบบ และทดสอบ clocking wizard	
รูปที่ 6.3 วิธีหารความถี่ด้วยการตั้งค่าจาก clocking wizard	
รูปที่ 6.4 วิธีหารความถี่ด้วยการสร้างวงจรหารความถี่ด้วยภาษา VHDL	
รูปที่ 6.5 กระบวนการสร้าง และวัดผลวงจรสร้างสัญญาณแบบสุ่ม	
รูปที่ 6.6 Schematic ของวงจรมัลติเพล็กซ์ 2:1	
รูปที่ 6.7 กระบวนการออกแบบ และทดสอบวงจรมัลติเพล็กซ์ (Mux 2:1	)161
รูปที่ 6.8 กระบวนการออกแบบ และทดสอบวงจรบีพีเอสเค มอดูเลเตอร์	
รูปที่ 6.9 bitstream ของวงจรบีพีเอสเค มอดูเลเตอร์ช่วงความถี่คลื่นพา	ห์ 35MHz-105MH 163
รูปที่ 6.10 กระบวนการของ Ground planes ของระบบดิจิตอล และแอ	มนาล็อกบน PCB เดียวกัน
รูปที่ 6.11 ระบบกราวนด์ของ Mixed-signal ICs บน PCB เดียวกัน [6.1	.] 164
รูปที่ 6.12 กระบวนการออกแบบ PCB ,socket และไอซี	

รูปที่ 6.13 กระบวนการและผลการทดสอบการสร้างสัญญาณเฟสผลต่างเพื่อทดสอบ positive edge	ŗ
triggered RSFF	8
รูปที่ 6.14 กระบวนการ และผลการทดสอบไอซีของวงจร positive edge triggered RSFF ที่ความถึ	1
60 MHz	0
รูปที่ 6.15 กราฟคุณลักษณะของวงจร positive edge triggered RSFF	0
รูปที่ 6.16 การทดสอบ และผลการวัดของวงจร VCO17	1
รูปที่ 6.17 กราฟคุณลักษณะของวงจร VCO17	2
รูปที่ 6.18 Schematic และผลการทดสอบวงจร 1-bit sub-ranging/re-scaling	2
รูปที่ 6.19 schematic สำหรับทดสอบระบบเฟสล็อกลูปบนโครงสร้างระบบกู้คืนสัญญาณบีพีเอสเค	
แบบเฟสเดียว ลูปเดียว17	3
รูปที่ 6.20 การพล็อตโบดของฟังก์ชันถ่านโอนระบบเปิดของสมการที่ (6.5)	4
รูปที่ 6.21 ผลการทดสอบเฟสล็อกลูปบนโครงสร้างบีพีเอสเคดีมอดูเลเตอร์	5
รูปที่ 6.22 ขนาด และเฟสที่พารามิเตอร์ ζ ที่ทดสอบของฟังก์ชันถ่ายโอนสมการที่ (6.6)	7
รูปที่ 6.23 ผลการทดสอบเฟสล็อกลูปที่มีค่า ζ=0.117	8
รูปที่ 6.24 ผลการทดสอบเฟสล็อกลูปที่มีค่า ζ=0.317	9
รูปที่ 6.25 ผลการทดสอบเฟสล็อกลูปที่มีค่า ζ=0.517	9
รูปที่ 6.26 ผลการทดสอบเฟสล็อกลูปที่มีค่า <i>เ</i> =0.70718	0
รูปที่ 6.27 ผลการทดสอบเฟสล็อกลูปที่มีค่า ζ=118	1
รูปที่ 6.28 คุณลักษณะของเฟสล็อกลูปบนโครงสร้างบีพีเอสเค ดีมอดูเลเตอร์ที่มี ζ=0.1	1
รูปที่ 6.29 คุณลักษณะของเฟสล็อกลูปบนโครงสร้างบีพีเอสเค ดีมอดูเลเตอร์ที่มี ζ=0.3	2
้รูปที่ 6.30 คุณลักษณะของเฟสล็อกลูปบนโครงสร้างบีพีเอสเค ดีมอดูเลเตอร์ที่มี ζ=0.5	2
รูปที่ 6.31 คุณลักษณะของเฟสล็อกลูปบนโครงสร้างบีพีเอสเค ดีมอดูเลเตอร์ที่มี ζ=0.707	2
รูปที่ 6.32 คุณลักษณะของเฟสล็อกลูปบนโครงสร้างบีพีเอสเค ดีมอดูเลเตอร์ที่มี ζ=1	3
้รูปที่ 6.33 การพล็อตโบดของฟังก์ชันถ่ายโอนระบบเปิดของสมการที่ (6.8)	3
้รูปที่ 6.34 ผลการทดสอบระบบกู้คืนสัญญาณบีพีเอสเคเฟสเดียวลูปเดียวโครงสร้างรูปที่ 6.19 ที่	
ความถี่คลื่นพาห์ 60MHz และอัตราการส่งข้อมูล 12Mbps	5
รูปที่ 6.35 ช่วงเข้าล็อกของวงจรกู้คืนสัญญาณบีพีเอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป	
	7
รูปที่ 6.36 พารามิเตอร์ตัวต้านทาน และตัวเก็บประจุของวงจรกู้คืนสัญญาณบีพีเอสเค เฟสเดียว ลูป	
์ เดียว บนพื้นฐานเฟสล็อกลูปที่อัตราการส่งข้อมูล 12Mpbs และความถี่คลื่นพาห์ 60MHz	
	8
รูปที่ 6.37 ผลการทดสอบวงจรกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อก	
ลูป ที่ความถี่คลื่นพาห์ 60MHz และอัตราการส่งข้อมูลที่ 15Mbps	9

รูปที่ 6.38 ผลการทดสอบวงจรกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อก
ลูป ที่ความถี่คลื่นพาห์ 60MHz และอัตราการส่งข้อมูลที่ 20Mbps
รปที่ 6.39 ผลการทดสอบวงจรก้คืนสัญญาณบีพีเอสเค แบบเฟ้สเดียว ลปเดียว บนพื้นจานเฟสล็อก
ลป ที่ความถื่คลื่นพาห์ 60MHz และอัตราการส่งข้อมลที่ 25Mbps
รูปที่ 6 40 schematic และผลการจำลอง Simulink matlab ของระบบการก้สัญญาญบีพีเอสเค
แบบเฟสเดียวลปเดียว บนพื้นฐานเฟสล็อกลป
รรปที่ 6 41 การจำลอง และผลการจำลอง simulink matth ของการ sampling BPSK demod ด้าย
D Flip Flop
ระไท่ 6.42 โด้ด และแลการกำลุณขณณณลร campling RPSK demodulated ตามแบบดิดระไท่
6 41 ใน FPGA
รปที่ 6.43 การขจัด delay time ระหว่าง PRBS data กับ BPSK demodulated
รูปที่ 6.44 การจำลอง และผลการจำลอง simulink matlab ของแนวคิดรูปที่ 6.43
รูปที่ 6.45 แลการจำลอง test hench ของการ delay time ของสัมญาก S0 $190$
รูปที่ 6.46 การขลัด delay time ระหว่าง PRRS data ถัง RPSK demodulated ใง EPGA 100
$\frac{1}{3}$ $\frac{1}$
รูปที่ 6.49 VUDL ของอรรมันอัญเวนเป็ต DDPC data 10Chit
มูบที่ 6.46 VHDL ของการแบบงานวนบที่ PRDS Gata TUGDit
รูปที่ 6.49 flowchart การทางานของมาคลง
รูบท 6.50 ผลการทดสอบการนบงานวนบดของภาคสง และการทดสอบภาคสง
รูปท 6.51 วงจร และผลการจาลองพงกชนสาหรบการวด BER ดวย Simulink matlab
รูปท 6.52 การจาลอง และผลการจาลอง test Bench การcheck_bit_error ของสญญาณ
PRBS_data กับสัญญาณ BPSK_demod200
รูปที่ 6.53 การจำลอง และผลการจำลอง test Bench การcheck_bit_error ของสัญญาณ
PRBS_data กับสัญญาณ BPSK_demod ที่เหมือนกับสัญญาณจริงมีการหลุดล็อก และเข้า
ล็อก
รูปที่ 6.54 โค้ดของการสร้างวงจรนับจำนวนบิตผิด และการจำลอง test bench
รูปที่ 6.55 โค้ดของการสร้างวงจรหารความถี่ของจำนวนบิตผิด และการจำลอง test bench201
รูปที่ 6.56 วงจร และสัญญาณของการรวมสัญญาณบีพีเอสเค มอดูเลต และสัญญาณรบกวน202
รูปที่ 6.57 ผลการทดสอบ BER ของระบบกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐาน
เฟสล็อกลูป204
รูปที่ 6.58 dynamic ของระบบบีพีเอสเคดีมอดูเลเตอร์ ที่อัตราการส่งข้อมูล 10 Mbit/s และ 20
Mbit/s ที่ส่งผลต่อ BER ที่เกิดขึ้นในกราฟรูปที่ 6.57
รูปที่ 6.59 วิธีการตั้งค่าพารามิเตอร์ของ Clocking Wizard ของคิวพีเอสเค มอดูเลเตอร์
้รูปที่ 6.61 ผลของสัญญาณคิวพีเอสเค มอดูเลต208
รู้ปที่ 6.62 การพล็อตโบดฟังก์ชันถ่ายโอนระบบเปิดของสมการที่ (6.11)
u de la constante de

รูปที่ 6.63 ผลการทดสอบระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อก ลูป ที่อัตราการส่งข้อมูล 5symbols/s คลื่นพาห์ 62MHz
รูปที่ 6.64 schematic สำหรับทดสอบระบบเฟสล็อกลูปบนโครงสร้างระบบกู้คืนสัญญาณคิวพีเอสเค เฟสเดียว ลูปเดียว
รูปที่ 6.65 ผลการท <sup>้</sup> ดสอบช่วงความถี่ล็อกของระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป212
รูปที่ 6.66 พารามิเตอร์ตัวต้านทาน และตัวเก็บประจุของวงจรกู้คืนสัญญาณคิวพีเอสเค เฟสเดียว ลูป เดียว บนพื้นฐานเฟสล็อกลูปที่อัตราการส่งข้อมูล 5, 10 และ12Msymbols/s และความถี่ คลื่นพาห์ 61MHz 213
รูปที่ 6.67 ผลการทดสอบวงจรกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อก ลป ที่ความถี่คลื่นพาห์ 61MHz และอัตราการส่งข้อมลที่ 5Msymbols/s
รูปที่ 6.68 ผลการทดสอบวงจรกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อก ลูป ที่ความถี่คลื่นพาห์ 61MHz และอัตราการส่งข้อมูลที่ 10Msymbols/s
รูปที่ 6.69 <sup>°</sup> ผลการทดสอบวงจรกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อก ลูป ที่ความถี่คลื่นพาห์ 61MHz และอัตราการส่งข้อมูลที่ 12Msymbols/s215
รูปที่ 6.71 การจำลองและผลการจำลองฟังก์ชันของแนวคิด BER ของระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป
รูปที่ 6.72 ผลการทดสอบ BER ของระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บน พื้นฐานเฟสล์อกลูป
รูปที่ 6.73 การเปรียบเทียบผลการทดสอบ BER ของระบบของระบบกู้คืนสัญญาณบีพีเอสเค และ ระบบกู้คืนสัญญาณคิวพีเอสเค Error! Bookmark not defined.
รูปที่ 6.74 การเปรียบเทียบผลการทดสอบ BER และอัตราการส่งข้อมูล ของระบบของระบบกู้คืน สัญญาณบีพีเอสเค และระบบกู้คืนสัญญาณคิวพีเอสเค
รูปที่ 6.75 Power Consumption ของระบบกู้คืนสัญญาณบีพีเอสเค, คิวพีเอสเค แบบเฟสเดียว ลูป เดียว บนพื้นฐานเฟสล็อกลูป
รูปที่ 6.76 ประสิทธิภาพของระบบกู้คืนสัญญาณบีพีเอสเค, คิวพีเอสเค แบบเฟสเดียว ลูปเดียว บน พื้นฐานเฟสล็อกลูป
รูปที่ 7.1 RS flip flop (rising-edge triggered)222
รูปที่ 7.2 แนวคัดของดิมอดูเลชั่น BPSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส และมี PC
รูปที่ 7.2 แนวคิดของดีมอดูเลชั่น BPSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส และม้ PC แบบโครงสร้าง 1-bit sub-ranging/re-scaling
รูปที่ 7.2 แนวคิดของด้มอดูเลชั่น BPSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส และมี PC แบบโครงสร้าง 1-bit sub-ranging/re-scaling

รูปที่ 7.5 แนวคิดของดีมอดูเลชั่น QPSK and m-PSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทีย	บ
เฟส วงจร m-bit ADC และ Mux เป็นส่วนหนึ่งของวงจร PC	226
รูปที่ 7.6 ระบบคืนสัญญาณบีพีเอสเค เฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป	228
รูปที่ 7.7 ระบบคืนสัญญาณคิวพีเอสเค เฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป	230
รู่ปที่ 7.8 โครงสร้าง และสัญญาณของระบบบีพีเอสเคดีมอดูเลเตอร์ที่ใช้เทคนิค capture and	
restore the required clock and data	232
รูปที่ 7.9 ระบบบีพีเอสเคดีมอดูเลเตอร์ที่ใช้เทคนิค Costas Loop	232
รูปที่ 7.10 ระบบบีพีเอสเคดีมอดูเลเตอร์ที่ใช้เทคนิค PLL-based-edge detector	232
รูปที่ 7.11 ระบบบีพีเอสเคดีมอดูเลเตอร์ที่ใช้เทคนิค Delay-based, ALL-Digital coherent	233
รูปที่ 7.12 ระบบบีพีเอสเคดีมอดูเลเตอร์ที่ใช้เทคนิค Single phase, Single loop PLL-Based	
coherent	233
รูปที่ 7.13 ปัญหาที่เกิดขึ้นจากแนวคิดของกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้	นฐาน
เฟสล็อกลูป	234
รูปที่ 7.14 แนวทางแก้ปัญหาที่เกิดขึ้นจากแนวคิดของกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูป	เดียว
บนพื้นฐานเฟสล็อกลูปรูป	235
รูปที่ 7.15 ระบบบีพีเอสเคดีมอดูเลเตอร์ที่มีสองลูป และ VCO เฟส 0, 180 องศา	236

#### บทที่ 1 บทนำ

#### 1.1 ที่มาและความสำคัญของปัญหา

ในปัจจุบัน เทคโนโลยีมีความก้าวหน้าเป็นอย่างมาก การสื่อสารได้กลายมาเป็นส่วนหนึ่งใน ้ชีวิตประจำวัน ซึ่งการสื่อสารนี้เป็นการส่งผ่านข้อมูลโดยมีการส่ง-รับข้อมูลระหว่างอุปกรณ์ ้อิเล็กทรอนิกส์เพื่อเชื่อมโยงอุปกรณ์เข้าด้วยกัน ซึ่งการส่ง-รับข้อมูลนี้สามารถทำได้ทั้งการส่ง-รับผ่าน ้ตัวกลางแบบใช้สาย และไร้สาย ซึ่งการสื่อสารทั้งสองแบบจะมีการรบกวนของสัญญาณรบกวน (Noise) และสัญญาณแทรกสอด (Interference) เข้ามาในระบบ ทำให้การสื่อสารข้อมูลเกิดความ ้ผิดพลาดได้ นอกจากนี้เมื่อต้องการสื่อสารในระยะไกลอาจเกิดการลดทอนของสัญญาณข้อมูล (Attenuation) ทำให้ข้อมูลไม่สามารถส่งไปยังปลายทางได้ ดังนั้นเพื่อลดและแก้ไขความผิดพลาดใน การสื่อสารจึงจำเป็นจะต้องมีระเบียบวิธีการจัดการกับสัญญาณข้อมูลก่อนที่จะทำการส่งซึ่งทำได้ หลายวิธี เช่น มอดูเลชั่น (Modulation) เป็นการถ่ายโอนข้อมูลจากสัญญาณข้อมูลไปยังอีกสัญญาณ หนึ่งที่เรียกว่าสัญญาณพาห์ (Carrier Signal) ทำให้ความถี่ของการส่งข้อมูลเพิ่มขึ้น และทำให้ คุณลักษณะของสัญญาณที่ส่งมีความเหมาะสมในการส่ง ส่งผลให้สามารถส่งข้อมูลได้ดียิ่งขึ้น ้นอกจากนี้การทำมอดูเลชั่นบางชนิดจะช่วยป้องกันการรบกวนหรือการแทรกสอดได้อีกด้วย จึงเป็น การเพิ่มประสิทธิภาพในการส่งข้อมูลนั่นเอง ซึ่งการนำข้อมูลจากสัญญาณพาห์ไปใช้นั้น จำเป็นจะต้อง ดึงข้อมูลจากสัญญาณพาห์ออกมา โดยดีมอดูเลชั่น (Demodulation) สัญญาณพาห์ดังกล่าว ทำให้ได้ ้สัญญาณข้อมูลกลับมานั่นเอง ซึ่งการมอดูเลตที่นิยมอย่างแพร่หลายในปัจจุบันเป็นเชิงดิจิตอล (digital modulation) เนื่องจากมีความแม่นยำและแน่นอนสูง ซึ่งพบได้ในการสื่อสารทั้งแบบผ่านสาย ไร้สาย ้ผ่านคลื่นวิทยุ คลื่นไมโครเวฟ หรือแม้กระทั่งผ่านคลื่นแสง ซึ่งสามารถนำไปประยุกต์ใช้งานได้ หลากหลายมากนับตั้งแต่ ระบบ WLAN, Internet of Things (IoT), Cloud Computing, Mobile Communications (5 G, 6 G), Satellite Communications, Smart Factory/Farming/Automobiles/Medicals และอื่นๆโดยในโครงงานนี้เป็นการศึกษาและออกแบบ ระบบดีมอดูเลตชนิดเฟสชิฟคีย์อิง (Phase Shift Keying, PSK) ซึ่งมีตั้งแต่ Binary Phase Shift Keying (BPSK), Quadrature Phase Shift Keying (QPSK) และ8-PSK โดยระบบดีมอดูเลตชนิด ้เฟสชิฟคีย์อิงที่จะกล่าวถึงเป็นแบบโคฮีเรนท์ ซึ่งในอดีตและปัจจุบันจะมีโครงสร้างที่เรียกว่าคอสทาส ลุป (Costas Loop) ที่เป็นระบบที่มีพื้นฐานของเฟสล็อกลูปที่ประกอบด้วยสองลูป และมีวงจร Voltage Controlled Quadrature Oscillator ซึ่งโครงสร้างคอสทาสลูปของระบบดีมอดูเลตเฟสชิฟ ้ คีย์อิงที่พบเห็นมีเพียงบีพีเอสเค และคิวพีเอสเคสามารถแสดงดังรูปที่ 1.1(a) สำหรับวิทยานิพนธ์ฉบับ ้นี้จะเป็นระบบดีมอดูเลตชนิดเฟสชิฟคีย์อิงแบบโคฮีเรนท์ที่มีพื้นฐานของเฟสล็อกลูปที่ประกอบด้วย เพียงหนึ่งลูป และวงจร Voltage Controlled Oscilaator มีเพียงเฟสเดียว และระบบที่สร้างขึ้นมา ใหม่จะเรียกว่าระบบคืนสัญญาณดีมอดูเลตเฟสชิฟคีย์อิง แบบเฟสเดี่ยว ลูปเดียว บนหลักการเฟสล็อค ลูป (Single-Phase, Single-Loop PLL-Based Coherent Demodulator) สามารถแสดงดังรูปที่ 1.1(b)



(D) เครงสรางแบบเพลเดยว, ลูบเดยว บนพนฐานเพลลอกลูบ รูปที่ 1.1 วงจรดีมอดูเลเตอร์แบบคอสทาสลูป และแบบเฟสเดียว, ลูปเดียว บนพื้นฐานเฟสล็อกลูป

สำหรับโครงสร้างคอสทาสลูปรูปที่ 1.1(a) จะมีความท้าทายในการออกแบบจากความต้องการความ เป็นเชิงเส้นสูงของวงจร linear multiplier ของระบบบีพีเอสเค และความแม่นยำของเฟส 0 และ90 องศาที่ความถี่สูงของวงจร Voltage Controlled Quadrature Oscillator และส่วนสำคัญจาก ปัจจุบันโครงสร้างคอสทาสลูปสามารถใช้ได้เพียงระบบบีพีเอสเค และคิวพีเอสเค สำหรับโครงสร้าง แบบเฟสเดียว, ลูปเดียว บนพื้นฐานเฟสล็อกลูปรูปที่ 1.1(b) Voltage Controlled Oscillator จะใช้ เพียงเฟสเดียว และสามารถสร้างระบบบีพีเอส, คิวพีเอสเค และ8PSK ซึ่งระบบจะมีความเป็นมอดูลาร์

#### 1.2 วัตถุประสงค์ของโครงการวิจัย

- นำเสนอวงจรและระบบดีมอดูเลตสัญญาณ BPSK, QPSK เพื่อเป็นทางเลือกจากระบบคอส ทาสลูป (Costas loop) ที่นิยมใช้กันอย่างแพร่หลาย โดยระบบที่นำเสนอควรจะมี ประสิทธิภาพดีกว่าหรือเทียบเท่ากับระบบเดิม
- 2. ต้นแบบของโครงสร้าง demodulator อยู่ในระดับ discrete circuits
- ชั้นแบบของโครงสร้าง demodulator ที่ออกแบบอยู่ในระดับวงจรรวม (integrated circuits) ที่ใช้เทคโลโนยีซีมอสขนาด 0.18 ไมครอน

#### 1.3 ประโยชน์ที่คาดว่าจะได้รับ

- ระบบ demodulator ที่ออกแบบมีความซับซ้อนน้อยลง ดังนั้นจะส่งผลให้ชิฟสื่อสารที่ใช้ เทคนิคนี้มีราคาถูกลงส่งผลต่อราคาผลิตภัณฑ์สุดท้ายในมือผู้ใช้ (commercial final products) ลดลงเช่นกัน
- 2. ได้วงจรและระบบ demodulator ที่ใหม่ในระดับพื้นฐาน ซึ่งเป็นการสร้างองค์ความรู้ใหม่ โดยเฉพาะแขนงวิศวกรรมอิเล็กทรอนิกส์และสื่อสาร

#### 1.4 ขอบเขตของโครงการวิจัย

- 1. Chip prototype fabricated in a standard 0.18  $\mu$  m CMOS process
- 2. อัตราการส่งข้อมูลอย่างน้อย 25Mbps

#### 1.5 ระเบียบวิธีวิจัย (Methodology)

จากเป้าหมายในการออกแบบวงจรที่กล่าวไว้ก่อนหน้าเราจะต้องมีการวางแผนในการทำวิจัย อย่างเป็นระบบเพื่อที่จะได้ผลงานบรรลุตามวัตถุประสงค์ในเวลาที่กำหนด โดยทีกระบวนการที่สำคัญ มีดังนี้

(i) การทบทวนวรรณกรรม (Literature review) ซึ่งมีความสำคัญที่เราจำเป็นจะต้องศึกษา เทคนิคที่มีมาก่อนหน้าเกี่ยวกับการกู้สัญญาณบีพีเอสเค ว่ามีเทคนิคที่สำคัญและมีปัญหาอะไรบ้างที่ จำเป็นต้องแก้ไข ที่สำคัญคือจะต้องเข้าใจหลักการพื้นฐาน (underlying principle) ที่จำเป็นในการดี มอดดูเลตสัญญาณบีพีเอสเค ซึ่งจะช่วยให้โฟกัสการออกแบบให้มีประสิทธิภาพ การค้นคว้างานวิจัย ก่อนหน้าสามารถทำทั้งจากมุมมองของแวดวงวิชาการ ภาคอุตสาหกรรม รวมถึงการตรวจสอบ สิทธิบัตรที่เกี่ยวข้อง

(ii) การวิเคราะห์ (analysis) การทำงานของระบบอย่างละเอียดเพื่อศึกษาและจะได้เข้าใจ ระบบและวงจรแบบเดิมมากขึ้น โดยความเข้าใจการทำงานอย่างลึกซึ้งของระบบและวงจรจะส่งผลให้ มองเห็นปัญหาเพื่อที่จะมีแนวคิดใหม่ที่สามารถพัฒนาเพื่อให้ได้ระบบใหม่ที่มีประสิทธิภาพดีกว่า เทคนิคการออกแบบแบบเดิม และจะต้องทำการวิเคราะห์เทคนิคการออกแบบใหม่ที่นำเสนอด้วยเพื่อ เป็นการยืนยันเทคนิคที่ออกแบบมีหลักการ ทฤษฎี และการวิเคราะห์ที่ถูกต้องมารองรับ ดังนั้นจึงมี ความจำเป็นอย่างยิ่งที่ผู้วิจัยจะต้องมีพื้นฐานที่ดีในวิชาต่างๆที่เกี่ยวของกับ การวิเคราะห์สัญญาณ ระบบสัญญาณ การวิเคราะห์วงจรอิเล็กทรอนิกส์ รวมถึงการใช้ Software ที่ช่วยในการออกแบบและ วิเคราะห์ Matlab Simulink, Advanced Design System (ADS), SAPWIN, MATHCad

(iii) การจำลองระบบและวงจร (system and circuit simulations) เมื่อได้แนวคิดใหม่ใน การออกแบบเพื่อเปรียบดูว่าแนวคิดใหม่จะมีประสิทธิภาพดีกว่าเทคนิคแบบเดิมหรือไม่ โดยการ เปรียบเทียบจะต้องเปรียบเทียบโดยเน้นไปในแนวทางที่จะนำระบบและวงจรไปประยุกต์ใช้ ถ้าแนวคิด ที่นำเสนอใหม่ยังไม่ดีกว่าแนวคิดเดิมเราจะต้องกลับไปคิดระบบและวงจรใหม่จนกว่าจะได้สิ่งที่ดีและ ใช้งาน ผู้วิจัยจึงต้องมีความสามารถในการใช้ CAD tools ที่ช่วยในการออกแบบและจำลองการทำงาน ของวงจรเช่น Matlab Simulink, ADS, Cadence Design System ซึ่งส่วนที่สำคัญอีกอย่างหนึ่งคือ โมเดลของอุปกรณ์และความไม่เป็นอุดมคติซึ่งเราจะเป็นต้องมีในการจำลองโดยถ้าเราอาจจะไม่ สามารถหาได้ใน simulator เราอาจจะต้องโมเดลแบบจำลองอย่างง่ายขึ้นมาใช้ก่อน

(iv) เมื่อเราได้ระบบและวงจรที่คิดว่าสามารถทำงานได้ดีกว่าที่มีมาเราจำเป็นที่จะต้องสร้าง ของจริงขึ้นมาเพื่อทำการวัด ทดสอบ เพื่อยืนยันว่าแนวคิดการออกแบบที่คิดขึ้นมาใหม่นี้สามารถ ทำงานได้จริง โดยการสร้างนั้นเน้นที่ discrete circuits เนื่องจากมีราคาถูกกว่ามากแต่ก็สามารถใช้ ยืนยันแนวคิดที่นำเสนอได้ในระดับหนึ่ง สิ่งที่ต้องวัดและทดสอบเช่น การทำงานของภาครับ การดีมอด ดูเลตเพื่อกู้คืนสัญญาณข้อมูลกลับมาได้ อัตราขยายสัญญาณ ช่วงความถี่ในการทำงาน การกินกำลัง งาน ผู้วิจัยต้องมีความสามารถในการใช้เครื่องมือวัดชนิดต่างๆได้อย่างถูกต้องและแม่นยำเช่น oscilloscope, eye-diagram analysis, constellation diagram analysis, spectrum analyzer, network analyzer, etc. โดยในช่วงปีแรกคาดว่าจะสามารถนำเสนอราบเด็มอดูเลตที่เป็นทางเลือก ใหม่ของคอสทาสลูป (Costas loop) ซึ่งเป็นที่นิยมกันอย่างแพร่หลายสำหรับการใช้งาน BPSK, QPSK

demodulation และคาดว่าจะมีต้นแบบที่สร้างด้วยอุปกรณ์แบบ discrete ที่ทำงานที่ความถี่ไม่สูง มาก เช่น ความถี่พาห์อยู่ที่ 100kHz และดีมอดูเลตสัญญาณที่มีความเร็วข้อมูลที่ 1-10kbps

ถ้าระบบ BPSK demodulator ที่นำเสนอทำงานได้ดีเป็นที่น่าสนใจว่าเราจะต่อยอดไปสู่ ระบบที่ใช้ข้อมูลที่มีจำนวนบิตมากขึ้นเช่น QPSK (สำหรับเลข 2 บิต), 8-PSK (สำหรับเลข 3 บิต) ทั้งใน simulations และสร้างขึ้นมาด้วย discrete components เพื่อทดสอบแนวคิดเบื้องต้นว่าสามารถ ทำงานได้จริง การออกแบบที่ระดับ discrete นี้เราจะเน้นที่การออกแบบระบบ (system design) เป็น สำคัญ ซึ่งโครงสร้างหรือสถาปัตยกรรมที่นำเสนอจะต้องสามารถแก้ไขปัญหาหรือเป็นทางเลือกใหม่ จาก Costas loop หรือระบบที่มีคอสทาสลูปเป็นพื้นฐาน

(v) เมื่อแนวคิดได้ถูกพิสูจน์จากการสร้างด้วย discrete component สามารถทำงานได้แล้ว จึงมีความจำเป็นที่จะต้องออกแบบ จำลองและสร้างระบบที่นำเสนอใหม่ด้วยการสร้างวงจรรวม (integrated circuit) ใน 0.18um CMOS process เพื่อพิสูจน์ว่าระบบที่นำเสนอขึ้นมาใหม่นี้สามารถ นำไปสร้างจริงในวงจรรวมได้จริงเพื่อเป็นการยืนยันว่าหลักการและแนวคิดสามารถนำไปต่อยอดใช้ได้ ในอุตสาหกรรมขั้นสูงซึ่งต้องนำไปใช้ในชิฟสื่อสารที่จำเป็นต้องสร้างในรูปแบบของวงจรรวมเพื่อการใช้ งานจริงในอุปกรณ์ commercial products ต่างๆ โดยสามารถนำไปประยุกต์ใช้งานได้หลากหลาย อันมีพื้นฐานการส่ง-รับข้อมูลแบบดิจิตอล การออกแบบในขั้นวงจรรวมนี้คณะผู้วิจัยจะต้องออกแบบ ทั้งในระดับสถาปัตยกรรม (architectural level) และระดับวงจรทรานซิสเตอร์ (transistor level) ซึ่งมีความแตกต่างจากการทดสอบแนวคิดโดยใช้ discrete components อย่างมากเนื่องจาก ข้อจำกัดทางด้านไฟเลี้ยงและอุปกรณ์ต่างๆที่จะต้องคิดขึ้นมาเพิ่มเติมจากการทดสอบแบบ discrete ซึ่งมักจะมีอุปกรณ์ที่พร้อมให้เลือกใช้ (off-the-shelf components) เช่น opamp, comparator, multiplexer, logic gates การออกแบบในวงจรรวมจึงจะต้องมีความจำเพาะเจาะจงมากและขึ้นอยู่ กับเทคโนโลยีที่ใช้ โดยวงจรที่เราจะต้องออกแบบด้วย MOSFET, resistor, capacitor น่าจะต้อง ประกอบไปด้วย

+ phase detector (PD) ซึ่งทำหน้าที่เปรียบเทียบเฟส ส่วนจะเลือกใช้แบบใดจะต้องทำการศึกษาเพื่อ ดูความเหมาะสมในเชิงประสิทธิภาพ

+ voltage-controlled oscillator (VCO) เป็นชุดสร้างสัญญาณที่สามารถปรับความถี่ได้ตามแรงดัน อันมีหลายสถาปัตยกรรมเช่น ring VCO, LC VCO โดยคุณสมบัติที่สำคัญคือควรจะกำเนิดสัญญาณที่มี ความถี่ได้ในช่วงกว้างและการปรับเปลี่ยนความถี่ตามระดับแรงดัน (หรือกระแส) ควรมีความเป็นเชิง เส้นพอสมควรหรืออย่างน้อยต้องมีลักษณะเป็น monotonic one-to-one function

+ amplifier วงจรขยายสัญญาณแรงดันหรือขยายสัญญาณกระแสตามความเหมาะสมของระบบที่ ออกแบบซึ่งมีหลายประเด็นที่ต้องพิจารณาเช่น ความเป็นเชิงเส้น แบนด์วิธ ระดับสัญญาณรบกวน

+ comparator อาจจะจำเป็นต้องมีเพื่อใช้ในการตัดสินใจระหว่างระดับสัญญาณที่แตกต่างกันเพื่อ แยกแยะข้อมูล

+ logic circuits อาจจะจำเป็นต้องมีเพื่อช่วยในการเลือกสัญญาณที่ต้องการได้อย่างอัตโนมัติและมี ประสิทธิภาพ

+ และวงจรเฉพาะต่างๆ ทั้งนี้ขึ้นอยู่กับโครงสร้างที่นำเสนอว่ามีความจำเป็นต้องใช้วงจรที่ทำหน้าที่ อะไรบ้างในระบบที่นำเสนอใหม่นี้ ดังนั้นผู้วิจัยคาดว่าจะใช้เวลานานพอสมควร รวมถึงการทดสอบระบบที่ได้ออกแบบมาก็ต้องมีการ วางแผนออกแบบเป็นอย่างดี และน่าจะเริ่มออกแบบทันทีเมื่อการทดสอบด้วยอุปกรณ์ discrete เสร็จ เรียบร้อย ซึ่งคิดว่าจะเริ่มดำเนินการได้ในปีที่สอง การออกแบบจะต้องทำในระดับวงจรทรานซิสเตอร์ และระดับโครงสร้าง โดยเริ่มตั้งแต่ schematics ไปจนถึง layout พร้อมทั้งยังต้องมีการจำลองวงจรใน หลายๆรูปแบบรวมถึงการใช้ผลทางสถิติเช่น Monte-Carlo analysis กับวงจรและระบบที่มีค่าความ ต้านทานและค่าตัวเก็บประจุแฝง (parasitic resistors and capacitors) ที่ได้จากต้นแบบเลย์เข้าไป รวมอยู่ด้วย เพื่อให้แน่ใจว่าต้นแบบซิฟที่ส่งไปสามารถทำงานได้จริงเมื่อผลิตออกมา คิดว่าการ ออกแบบรวมถึงการทดสอบน่าจะใช้เวลานานเกิน 12 เดือน (ถ้าจำเป็นจะขอต่อเวลาการทำวิจัยตาม ความเหมาะสม) โดย integrated BPSK, QPSK demodulators นี้จะต้องทำงานได้ที่ความถี่พาห์ อย่างน้อย 60MHz โดยมีความเร็วข้อมูล 25Mbps คือได้ความถี่ข้อมูลเป็น 1/4 เท่าของความถี่พาห์ เป็นอย่างน้อย

(vi) การทดสอบระบบ นับว่าเป็นเรื่องสำคัญมาก เนื่องจากงบประมาณมีจำกัดจึงไม่อาจจะ จัดหาแหล่งจ่ายสัญญาณที่มอดูเลตเชิงดิจิตอลที่อัตราข้อมูลสูงมาได้ (ซึ่งมีความจำเป็นต้องใช้เครื่อง กำเนิดสัญญาณประเภท vector signal generator) ดังนั้นอาจจะต้องทำการสร้างสัญญาณสัญญาณ เช่น BPSK, QPSK, 8-PSK ที่ data rate = 50Mbps ที่ carrier frequency of 500MHz ขึ้นมาเอง เช่นการใช้ FPGA ที่มีความเร็วสูง หรืออาจจะต้องขอความอนุเคราะห์จากสถาบันที่มีเครื่องสร้าง สัญญาณเหล่านี้เพื่อทำการทดสอบ

โดยรวมแล้วเราสามารถสรุปกระบวนการวิจัยเป็นไดอะแกรมได้ดังแสดงในรูปที่ 1.2 ซึ่งแยก แสดงเป็นขั้นด้วยแผนภูมิไหล (flow diagram) ผังรวมความคิด (mind map) ดังแสดงในรูปที่ 1.3 และ ความท้าทายในการออกแบบสรุปรวมอยู่ในรูปที่ 1.4



ร**ูปที่ 1.1** แผนภูมิไหลแสดงกระบวนการวิจัย (research flow chart)





รูปที่ 1.3 Demodulator design challenges

#### บทที่ 2 การทบทวนความรู้ ทฤษฎี และเอกสารที่เกี่ยวข้อง

#### 2.1 บทนำ

ในบทนี้จะเป็นการกล่าวถึงบทความทางวิชาการที่เกี่ยวข้องกับระบบบีพีเอสเค, คิวพีเอสเคมอดูเล เตอร์ซึ่งเป็นระบบที่มีการใช้กันอย่างกว้างขวาง เช่นทางด้านการสื่อสารไร้สาย, ด้านการสื่อสารด้วย เส้นใยนำแสง, ด้านการสื่อสารผ่านร่างกายมนุษย์ เป็นต้น โดยระบบภาครับแบบบีพีเอสเค, คิวพีเอ สเคดีมอดูเลเตอร์จะมีสองแบบนั้นคือ โคฮีเรนท์ดีมอดูเลเตอร์ และนอนโคฮีเรนท์ดีมอดูเลเตอร์ ซึ่งใน บทนี้จะกล่าวถึงหลักการดีมอดูเลเตอร์ทั้งสองแบบ และการนำไปใช้งานในทางด้านสื่อสารทั้งในอดีต และปัจจุบัน และทำการอธิบายข้อได้เปรียบ และข้อเสียเปรียบของระบบดีมอดูเลเตอร์ ทั้งสองแบบ **2.2 โคฮีเรนท์ดีมอดูเลเตอร์ (Coherent Demodulators) [1-3]** 

ในระบบโคฮีเรนท์ดีมอดูเลเตอร์ก็คือการที่สัญญาณเบสแบนด์ที่ผ่านการมอดูเลตจะได้รับโดย การคูณกับสัญญาณพาห์ (Carrier Frequency) ซึ่งจะซิงโครไนซ์กับสัญญาณมอดูเลตกระบวนการนี้ เป็นอินเวอร์สของลิเนียร์มอดูเลชั่น ด้วยเหตุนี้โคฮีเรนท์ดีมอดูเลชั่นจะเรียกว่าลิเนียร์ดีมอดูเลชั่น สำหรับการดีมอดูเลตสัญญาณพีเอสเคมอดูเลตทางด้านภาครับเป็นแบบโคฮีเรนท์ดีมอดูเลชั่น ซึ่งมี หลักการดังนี้ สัญญาณพีเอสเคมอดูเลตที่ได้รับ ขั้นแรกจะผ่านวงจรคูณ (Multiplier) ซึ่งสัญญาณพีเอ สเคมอดูเลตจะคูณกับสัญญาณพาห์อ้างอิง (reference carrier) โดยผลลัพธ์จะประกอบด้วยสัญญาณ เบสแบนด์ และสัญญาณฮาร์โมนิค ซึ่งสามาถใช้วงจรกรองความถี่ต่ำผ่าน (low pass filter) ขจัดส่งผล ให้เหลือเพียงสัญญาณเบสแบนด์

ถ้าสัญญาณบีพีเอสเคมอดูเลตที่รับเข้ามาคือ  $m(t) = Acos(\omega_c t + \theta_i(t))$  โดยที่ A คือขนาดแอม พลิจูดของสัญญาณบีพีเอสเคมอดูเลต, $\omega_c$ คือความถี่เชิงมุมของสัญญาณบีพีเอสเคมอดูเลต,  $\theta_i(t)$  คือ เฟสข้อมูล สำหรับบีพีเอสเคมอดูเลตมีค่า i = {0,1} และ  $\theta_i(t) = \{0,\pi\}$  และสัญญาณพาห์อ้างอิงของ ภาครับที่มีไว้สำหรับซิงโครไนซ์กับสัญญาณบีพีเอสมอดูเลต  $c(t) = Bcos(\omega_0 t)$ ซึ่งผลการคูณของ สัญญาณทั้งสองสามารถแสดงดังสมการที่ (2.1) โดยที่  $\omega_c = \omega_0$ 

- $y(t) = m(t) \times c(t)$ = Acos(\omega\_c t + \theta\_i(t)) \times Bcos(\omega\_0 t) = Acos(\omega\_c t + \theta\_i(t)) \times Bcos(\omega\_0 t)
  - $= (\mathbf{A} \times \mathbf{B}) / 2 \{ (\cos 2\omega_{c} t + \theta_{i}(t)) + \cos \theta_{i}(t) \}$  (2.1)

นำเอาท์พุท y(t) ไปผ่านวงจรกรองความถี่กรองผ่าน (low-pass filter) ดังนั้นสัญญาณ เอาท์พุท ŷ(t) จึงมีเพียง (A × B) / 2 × cosθ<sub>i</sub>(t) ซึ่ง ŷ(t) = (A × B) / 2 เมื่อ θ<sub>i</sub>(t) = 0 และ ŷ(t) = -(A × B) / 2 เมื่อ θ<sub>i</sub>(t) =  $\pi$  ดังแสดงในรูปที่ 2.1


ร**ูปที่ 2.1 (a)** บล็อกไดอะแกรมอย่างง่ายสำหรับการกู้คืนสัญญาณเบสแบนด์, **(b)** สัญญาณเบสแบนด์ ที่ผ่านวงจรกรองความถี่ต่ำ (LPF)

โดยสัญญาณเบสแบนด์จะถูกส่งต่อไปยังวงจร Sample and Hold ซึ่งวงจรจะทำการสุ่ม ตัวอย่างสัญญาณเบสแบนด์ด้วย clock pulse ที่จุดกึ่งกลางของแต่ละบิตของสัญญาณเบสแบนด์ และ จะทำการพิจารณาว่าแต่ละบิตของสัญญาณเบสแบนด์นั้นคือ บิต 1 หรือ บิต 0 แล้วจึงทำการสร้าง สัญญาณดิจิตอลดั้งเดิมขึ้นมาใหม่สามารถแสดงบล็อกไดอะแกรมดังรูปที่ 2.2



ร**ูปที่ 2.2 (a)** บล็อกไดอะแกรมของวงจรดีมอดูเลเตอร์ที่เพิ่มวงจร sample and hold, **(b)** หลักการทำงานของวงจร sample and hold

สำหรับบล็อกไดอะแกรมของโคฮีเรนท์ดีมอดูเลชั่นจะประกอบด้วย วงจรดีเทคเตอร์, carrier recovery circuit, sample and hold และ clock recovery circuit สำหรับวิธีการโคฮีเรนท์ carrier recovery circuit จะสร้างสัญญาณพาห์อ้างอิงเพื่อคูณกันด้วยวงจรดีเทคเตอร์ และ clock recovery circuit จะสร้างสัญญาณ clock pulse ขึ้นมาใหม่เพื่อที่จะเป็น clock ของวงจร sample and hold ซึ่งวงจร recovery ทั้งสองจะต้องสร้างสัญญาณมาจากสัญญาณพีเอเคมอดูเลตของภาคส่ง แสดงบล็อกไดอะแกรมของโคฮีเรนท์ดีมอดูเลเตอร์ดังรูปที่ 2.3



รูปที่ 2.3 บล็อกไดอะแกรมโคฮีเรนท์ดีมอดูเลเตอร์

สำหรับระบบโคฮีเรนท์ดีมอดูเลเตอร์ของสัญญาณพีเอสเคดีมอดูเลเตอร์นั้น ส่วนของการสร้าง สัญญาณพาห์อ้างอิงสร้างมาจากวงจรลูปคอสทาส (Costas loop) ที่มีความนิยมกันอย่างแพร่หลาย โดยวงจรนี้มีพื้นฐานมาจากวงจรเฟสล็อกลูป (Phase lock loop) และโครงสร้างดีมอดูเลเตอร์แบบ I/Q และสำหรับส่วนของการสร้าง clock pulse เพื่อที่จะพิจารณาที่จุดกึ่งกลางบิตของสัญญาณที่ผ่าน ดีมอดูเลตเพื่อตัดสินใจว่าเป็น 1 และ 0 สร้างมาจากวงจร clock and data recovery (CDR) ส่วน ต่อไปจะเป็นการทบทวนบทความทางวิชาการที่เกี่ยวข้องกับการโคฮีเรนท์บีพีเอส, คิวพีเอสเค ดีมอดูเล เตอร์

## 2.2.1 การทบทวนองค์ความรู้/ทฤษฎี/ผลงานที่มีมาก่อนของระบบแบบโคฮีเรนท์

ลูปคอสทาส (Costas loop) [4] ซึ่งนำเสนอโดย John P. Costas ในปี ค.ศ. 1956 [11] ดัง แสดงในรูปที่ 2.4 ดั้งเดิมเป็นระบบที่ถูกคิดค้นออกแบบสำหรับ synchronous หรือ coherent receiver ซึ่งใช้ quadrature voltage-controlled oscillator อยู่ในระบบป้อนกลับลบ ซึ่งต่อมามี ส่วนสำคัญซึ่งได้ถูกพัฒนาต่อยอดไปใช้ในระบบภาครับสำหรับ digital communications อย่าง กว้างขวาง [13]





ตั้งแต่ปี ค.ศ. 1976 ได้มีการพัฒนาต่อยอดโครงสร้างลูปคอสทาส (Costas loop)เพื่อใช้ในการ ทำ QPSK demodulation โดยมีการตีพิมพ์เผยแพร่และจดสิทธิบัตรหลายฉบับ [5-10, 12] โดยมี พื้นฐานที่คล้ายกับระบบที่แสดงในรูปที่ 2.5



(a) Introduced in [14]



(b) Shown as a prior art in [8] as also re-drawn in [9] รูปที่ 2.5 QPSK demodulator ซึ่งใช้พื้นฐานจาก Costas loop [8, 12]

2.2.2 การประยุกต์ใช้งานของลูปคอสทาสหรือโครงสร้างที่มีพื้นฐานจากลูปคอสทาส (Costas loop)

การประยุกต์ใช้งานของลูปคอสทาสหรือโครงสร้างพื้นฐานจากลูปคอสทาสมีอย่างกว้างขวาง สำหรับระบบสื่อสารในปัจจุบันและอนาคต เช่นทางด้านการสื่อสารไร้สาย, ด้านการสื่อสารด้วย เส้นใยนำแสง, ด้านการสื่อสารผ่านร่างกายมนุษย์ เป็นต้น

### 2.2.2.1 ด้านการสื่อสารระบบส่งรับไร้สาย (wireless transceiver)

ใน [6] ได้มีการนำโครงสร้าง Costas-loop BPSK demodulator ดั่งเดิมและ Costas-loop QPSK demodulator ซึ่งคล้ายกับที่นำเสนอใน [8, 9] ไปปรับปรุงเพื่อเพิ่มประสิทธิภาพการล็อค ความถี่สำหรับระบบส่ง-รับไร้สาย (wireless transceiver) ที่อัตราข้อมูล 2.5 Gbps ในเทคโนโลยี 65 นาโนเมตร โดยมีความถี่ถูกมอดูเลต (modulated frequency) อยู่ที่ 9.3GHz ดังแสดงในรูปที่ 2.6 จากโครงสร้างที่นำเสนอนี้เรายังเห็นได้ว่าประเด็นปัญหาในการออกแบบพื้นฐานของ Costas loop ปัญหาที่สำคัญมาจากพื้นฐานการมี quadrature LO signals (I and Q) ที่จำเป็นต้องใช้สัญญาณสอง เฟสที่แตกต่างกัน 90 องศาที่มีความแม่นยำสูง และความจำเป็นที่ต้องมีตัวคูณที่มีความเป็นเชิงเส้น



(a) BPSK receiver architecture



(b) QPSK receiver architecture



## 2.2.2.2 ด้านการสื่อสารของอุปกรณ์ชีวการแพทย์ (biomedical communications)

ใน [7], [14] มีการนำพื้นฐานของโครงสร้าง Costas loop เพื่อทำการดีมอดูเลตสัญญาณ BPSK แบบ delay-locked loop (DLL) สำหรับใช้ในระบบชุดสื่อสารส่ง-รับ (transceiver) ผ่าน ร่างกายมนุษย์ในงานด้านชีวการแพทย์ดังแสดงในรูปที่ 2.7 ซึ่งยังคงเห็นได้ชัดว่ายังคงมีข้อกำจัด พื้นฐานเช่นเดียวกับโครงสร้าง Costas loop



(a) โครงสร้าง direct-conversion receiver ที่ใช้พื้นฐานของ Costas loop ในการถอด









**รูปที่ 2.7** ระบบสื่อสารส่ง-รับที่มี BSPK demodulator เป็นองค์ประกอบสำคัญ ใช้ในงานชีว การแพทย์ [7], [14]

ใน [5] มีการนำเสนอสถาปัตยกรรม demodulator จากพื้นฐานของ Costas loop เพื่อทำ การดีมอดูเลตทางด้าน Biological implant ซึ่งมี data rate สูงสุดได้มีค่า 1/8 เท่าของความถี่ คลื่นพาห์ (carrier frequency) สำหรับการทดลองต้นแบบของวงจรรวมนี้ทำที่ความถี่พาห์ 13.56MHz และอัตราการส่งข้อมูลอยู่ที่ 20 kbps ด้วยเทคโนโลยีซีมอส 0.5 ไมโครเมตร ขนาดพื้นที่ 1 ตารางมิลลิเมตร, ไฟเลี้ยง 3.3V และมี BER (Eb/No=14.42) มีค่า 7.58E-6 ดังแสดงในรูปที่ 2.8





#### 2.2.2.3 ด้านการสื่อสารผ่านแสง (optical communications)

ใน [15] ได้มีการประยุกต์ใช้คอสทาสลูปสำหรับการสื่อสารผ่านแสงโดยมีการสร้างต้นแบบ integrated homodyne BPSK optical coherent receiver สำหรับอัตราข้อมูล 40 Gbps ดังแสดง ในรูปที่ 2.9 ซึ่งในกรณีพิเศษนี้ Photonic IC ทำหน้าที่เป็น quadrature VCO และ phase detector ในเชิงแสง โดยมีการผลิตด้วยเทคนิคและเทคโนโลยีเฉพาะขั้นสูง



ร**ูปที่ 2.9** การประยุกต์ใช้คอสทาสลูปใน integrated homodyne 40Gbps BPSK optical coherent receiver (a) basic Costas loop structure (b) detailed structure in OPLL demodulator [15]

## 2.3 นอนโคฮีเรนท์ดีมอดูเลเตอร์ (Non-coherent Demodulators)

ในระบบนอนโคฮีเรนท์ดีมอดูเลเตอร์เป็นเทคนิคที่ความถี่คลื่นพาห์ของตัวส่งและตัวรับไม่ จำเป็นที่จะต้องซิงโครไนซ์กัน หรือกล่าวอีกนัยหนึ่งว่าไม่รู้ค่าผลต่างเฟสของสัญญาณอินพุท และ สัญญาณคลื่นพาห์อ้างอิงของตัวดีเทคเตอร์ ดังนั้นวงจรภาครับลักษณะนี้จึงมีความซับซ้อนน้อย แต่ อย่างไรก็ตามค่าความผิดพลาดของอัตราการส่งข้อมูลจะเพิ่มขึ้นเมื่อเปรียบเทียบกับระบบภาครับแบบ โคฮีเรนท์ดีมอดูเลเตอร์

สำหรับระบบนอนโคฮีเรนท์ของภาครับแบบบีพีเอสเคดีมอดูเลเตอร์จะประกอบไปด้วยวงจร คูณที่สัญญาณอินพุทของวงจรคูณจะประกอบด้วยสัญญาณบีพีเอสเคมอดูเลต และสัญญาณคลื่นพาห์ อ้างอิงที่มีความถี่เท่ากับสัญญาณ ซึ่งเอาท์พุทของวงจรคูณจะประกอบด้วยสัญญาณความถี่สูง และ สัญญาณข้อมูลดั้งเดิมโดยสามารถที่จะขจัดสัญญาณความถี่สูงด้วยวงจรกรองความถี่ต่ำผ่านดังแสดงใน รูปที่ 2.10 สำหรับบีพีเอสเคมอดูเลเตอร์แบบนอนโคฮีเรนท์ไม่ได้มีโครงสร้างแบบเดียวดังรูปที่ 2.10 โดยจะนำเสนอโครงสร้างอื่นๆที่เกี่ยวข้องในหัวข้อถัดไป 2.3.1



**รูปที่ 2.10** วงจรบีพีเอสเคดีมอดูเลเตอร์อย่างง่ายโดยสัญญาณคลื่นพาห์อ้างอิง *C*(*t*)ไม่ได้ซิงโครไนซ์ กับสัญญาณบีพีเอสเคมอดูเลต

## 2.3.1 การทบทวนองค์ความรู้/ทฤษฎี/ผลงานที่มีมาก่อนของระบบแบบนอนโคฮีเรนท์

#### 2.3.1.1 ด้านการสื่อสารระบบส่งรับไร้สาย (wireless transceiver)

ใน [16] เป็นโครงสร้างภาครับแบบนอนโคฮีเรนท์ที่แตกต่างจากก่อนหน้านี้ที่มีอัตราของการ ส่งข้อมูลที่สูงซึ่งนำเสนอในงานด้าน inductively powered wireless links. โดยสัญญาณข้อมูลดีมอ ดูเลชั่นเป็นพื้นฐานจากสัญญาณที่แตกต่างของสัญญาณคลื่นพาห์ของภาครับซึ่งสร้างมาจากโครงข่าย ของตัวต้านทาน และตัวเก็บประจุ และภาครับจะทำสร้างสัญญาณพัลส์นาฬิกาจากวงจร clock and data recovery ที่มันมีความถี่เท่ากับสัญญาณบีพีเอสเคมอดูเลต วงจรนี้จะต้องมีสัญญาณพัลส์นาฬิกา ที่มีความถี่สองเท่าของสัญญาณคลื่นพาห์เพื่อเป็นclock ของวงจรหารสองที่สร้างมากจาก ดีฟลิปพล อป (D-flip flop) สามารถแสดงบล็อกไดอะแกรมของโครงสร้างดีมอดูเลเตอร์ดังรูปที่ 2.11 ซึ่งเป็น โครงสร้างที่มีอัตราการส่งข้อมูลเท่ากับสัญญาณคลื่นพาห์ที่อัตราการส่งข้อมูล 5 Mbps และมีการใช้ พลังงานของวงจรทั้งหมด 550 μ W ที่เทคโนโลซีมอส 180nm.



## รูปที่ 2.11 บล็อกไดอะแกรมของโครงสร้างนอนโคฮีเรนท์บีพีเอสเคดีมอดูเลเตอร์

### 2.3.1.2 ด้านการสื่อสารของอุปกรณ์ชีวการแพทย์ (biomedical communications)

ใน [17, 18] เป็นโครงสร้างบีพีเอสดีมอดูเลเตอร์แบบนอนโคฮีเรนท์ที่ใช้ในงานด้าน inductively powered biomedical device. ซึ่งมีการสัญญาณข้อมูลใช้เทคนิคเข้ารหัสแบบ Differential Manchester โดยโครงสร้างภาครับจะประกอบด้วย 1-bit ADC เพื่อที่จะทำการ เปรียบเทียบสัญญาณที่รับมาจากภาคส่ง แล้วส่งต่อไปเข้าวงจรถอยรหัสเพื่อสร้างสัญญาณ Pulse Width และสัญญาณพัสล์นาฬิกาซึ่งสัญญาณทั้งสองจะเป็นอินพุทของวงจร Clock and data Recovery เพื่อทำการดีมอดูเลชั่นกู้คืนสัญญาณข้อมูลกลับคืนมา ซึ่งโครงสร้างนี้มีอัตราการส่ง สัญญาณข้อมูลเท่ากับความถี่คลื่นพาห์ของสัญญาณมอดูเลตที่อัตราการส่งข้อมูล 10Mbps และเป็น ระบบที่มีการใช้พลังงานทั้งหมด 232 μ W ที่ไฟเลี้ยง 1.8V ด้วยเทคโนโลยี 180nm ดังรูปที่ 2.12



ร**ูปที่ 2.12 (a)** วงจรบีพีเอสเคมอดูเลเตอร์ที่มีสัญญาณข้อมูลเข้ารหัสแบบ Differential Manchester [17], **(b)** วงจรบีพีเอสเคมอดูเลเตอร์แบบกินพลังงานต่ำ [18]

## 2.4 เปรียบเทียบข้อได้เปรียบ และข้อเสียเปรียบของโคฮีเรนท์ และนอนโคฮีเรนท์ของระบบคืน สัญญาณพีเอสเค

หัวข้อนี้จะมีการเปรียบเทียบระบบคืนสัญญาณบีพีเอส, คิวพีเอสเค และเอ็มพีเอสเคดีมอดู เลชั่นของระบบโคฮีเรนท์ และระบบนอนโคฮีเรนท์ สิ่งที่เราจะนำมาเปรียบเทียบเช่น ด้านความ ซับซ้อนในการออกแบบ, ด้านการกินพลังงานของวงจร และอัตราความผิดพลาดในการส่งสัญญาณ ข้อมูล (BER)เทียบกับ signal-to-noise ratio (SNR)

### 2.4.1 ด้านความซับซ้อนของระบบโคฮีเรนท์ และนอนโคฮีเรนท์

สำหรับวงจรแบบโคฮีเรนท์จะมีความซับซ้อนที่สูงกว่าระบบนอนโคฮีเรนท์ เนื่องจากระบบ โคฮีเรนท์จะต้องมีการสร้างสัญญาณซิงโครไนซ์มาจากสัญญาณของภาคส่ง โดยวงจรที่นำมาช่วยในการ สร้างสัญญาณซิงโครนัสก็คือวงจรเฟสล็อกลูปซึ่งมีความซับซ้อนพอสมควร และจากการศึกษาพบว่า ระบบโคฮีเรนท์ที่เรียกว่าลูปคอสทาสที่มีพื้นฐานของวงจรเฟสล็อกลูปจะมีความซับซ้อนค่อนข้างสูง รวมทั้งจะต้องมี Quadrature oscillator และเป็นระบบที่มีสองลูป ส่วนระบบนอนโคฮีเรนท์เป็น ระบบที่ไม่ต้องสร้างสัญญาณซิงโครไนซ์มาจากสัญญาณภาคส่ง ดังนั้นจึงไม่จำเป็นต้องมีระบบเฟสล็อก เพียงสามารถสร้างสัญญาณที่ซิงโครนัสกับสัญญาณภาคส่งเพื่อคืนสัญญาณข้อมูล

## 2.4.2 ด้านการกินพลังงานของระบบโคฮีเรนท์ และนอนโคฮีเรนท์

สำหรับการกินพลังงานจะสอดคล้องกับความซับซ้อนซึ่งวงจรโคฮีเรนท์มีความซับซ้อนในการ ออกแบบสูงกว่าวงจรนอนโคฮีเรนท์ซึ่งพบในหัวข้อที่ 2.2 และหัวข้อที่ 2.3 พบว่าความซับซ้อนของ วงจรโคฮีเรนท์จะเพิ่มขึ้นอย่างมากเมื่อมีการเพิ่มจำนวนบิตข้อมูล ซึ่งแตกต่างกันระบบนอนโคฮีเรนท์ที่ มีความซับซ้อนน้อยกว่า ดังนั้นวงจรโคฮีเรนท์มีการกินพลังงานที่สูงกว่าวงจรนอนโคฮีเรนท์

## 2.4.3 BER ของระบบโคฮีเรนท์ และนอนโคฮีเรนท์

สำหรับระบบการสื่อสารความถูกต้องมีความสำคัญเป็นอันดับต้นๆ เนื่องจากการสื่อสารถ้ามี ความผิดพลาดที่สูงจะทำให้เกิดการคืนสัญญาณข้อมูลที่ผิดพลาด ดังนั้น bit error rate (BER) จึงมี ความสำคัญอย่างมาก ดังนั้นจึงมีการเปรียบเทียบ BER ของระบบโคฮีเรนท์ และนอนโคฮีเรนท์ซึ่ง พบว่าระบบการคืนสัญญาณบีพีเอสเค, คิวพีเอส และเอ็มพีเอสเค แบบโคฮีเรนท์มีค่า BER ที่ต่ำกว่ามาก กับระบบการคืนสัญญาณบีพีเอสเค, คิวพีเอส และเอ็มพีเอสเค แบบนอนโคฮีเรนท์แสดงดังรูปที่ 2.13



**รูปที่ 2.13** การเปรียบเทียบประสิทธิภาพของสัญญาณรบกวนของระบบดีมอดูเลชั่นแบบโคฮีเรนท์ และนอนโคฮีเรนท์ [3]

## 2.5 สรุป

้ในบทนี้จะเป็นการทบทวบเอกสารทางวิชาการที่เกี่ยวกับการดีมอดูเลชั่นพีเอสแบบโคฮีเรนท์ และนอนโคฮีเรนท์ซึ่งในปัจจุบันระบบโคฮีเรนท์ที่ได้รับความนิยมใช้กันอย่างแพร่หลายเรียกว่าลูปคอส ทาส ซึ่งระบบโคฮีเรนท์จะเป็นระบบที่จะนำเสนอในโครงงานโดยเป็นระบบที่มีความซับซ้อนน้อยกว่า ลูปคอสทาสเรียกว่าระบบคืนสัญญาณบีพีเอสเค, คิวพีเอสเค และเอ็มพีเอสเค แบบลูปเดียว เฟสเดียว บนพื้นฐานของเฟสล็อกลูปที่จะเสนอบทที่ 3

### 2.6 เอกสารอ้างอิง

[1] https://en.wikipedia.org/wiki/Phase-shift\_keying

[2] J. G. Proakis and M. Salehi, *Digital Communications*, 5th ed., McGraw-Hill Education, 2007.

[3] S. Haykin, Digital Communication Systems, Wiley, 2013.

[4] https://en.wikipedia.org/wiki/Costas\_loop

[5] Z. Luo and S. Sonkusale, "A Novel BPSK Demodulator for Biological Implants," *IEEE Transactions on Circuits and Systems –I*, Vol. 55, No. 6, July 2008.

[6] S.-J. Huang, Y.-C. Yeh, H. W., P.-N. Chen, and J. Lee, "W-Band BPSK and QPSK Transceivers With Costas-Loop Carrier Recovery in 65-nm CMOS Technology," *IEEE Journal of Solid-State Circuits*, Vol. 46, No. 12, December 2011.

[7] H. Cho, H. Lee, J. Bae, and Hoi-Jun Yoo, "A 5.2 mW IEEE 802.15.6 HBC Standard Compatible Transceiver With Power Efficient Delay-Locked-Loop Based BPSK Demodulator," *IEEE Journal of Solid-State Circuits*, Vol. 50, No. 11, November 2015.

[8] C. R. Ryan and J. H- Stilwell, "QPSK Demodulator," US Patent no. 4085378, May, 1978.

[9] G. W. Waters, "Costas Loop QPSK Demodulator," US Patent no. 4344178, August, 1982.

[10] S. W. Attwood, "QPSK/BPSK Demodulator," US Patent no. 4833416, May, 1989.

[11] J. P. Costas, "Synchronous communications," *Proceedings of the IRE*, Vol. 44, no. 12, pp. 1713–1718, 1956.

[12] M. K. Simon, "Optimum Receiver Structures for Phase-Multiplexed Modulations," *IEEE Transactions on Communications*, Vol. 26, No. 6, 1978.

[13] D. P. Taylor, "Introduction of "Synchronous Communications": A Classic Paper by John P. Costas," *Proceedings of the IEEE*, Vol. 90, No. 8, August 2002.

[14] J. Jang, J. Lee, K.-R., Lee, L. Lee, M. Kim, Y. Lee, J. Bae, and H.-J. Yoo, "A Four-Camera VGA-Resolution Capsule Endoscope System With 80-Mb/s Body Channel Communication Transceiver and Sub-Centimeter Range Capsule Localization," *IEEE Journal of Solid-State Circuits*, Vol. 54, No. 2, February 2019.

[15] M. Lu et. al., "An Integrated 40 Gbit/s Optical Costas Receiver," *Journal of Lightwave Technology*, vol. 13, no. 13, pp. 2244-2253, July, 2013.

[16] A. Moeinfar, H. Shamsi, M. M. Taradeh, S. Gholami, and S. R. Afrancheh Novel highdata-rate low-complexity BPSK demodulator for telemetry systems," *in 2011 IEEE EUROCON - International Conference on Computer as a Tool,* pp. 4–5, 2011.

[17] F. Asgarian and A. M. Sodagar, "A low-power noncoherent BPSK demodulator and clock recovery circuit for high-data-rate biomedical applications," *in 2009 Annual International Conference of the IEEE Engineering in Medicine and Biology Society*, pp. 4840–4843, 2009.

#### 3.1 บทนำ

ในปัจจุบันระบบสื่อสารแบบดิจิตอลมีการใช้งานกันอย่างแพร่หลาย ซึ่งในหัวข้อที่สนใจใน โครงงานนี้จะเป็นการกู้คืนสัญญาณดิจิตอลทางเฟส หรือเรียกว่าพีเอสเคดีมอดูเลเตอร์ สำหรับทฤษฎี และเอกสารที่เกี่ยวข้องที่มีการวิจัย และพัฒนาระบบการกู้คืนสัญญาณชนิดนี้ที่กล่าวในบทที่ 2 ทั้ง แบบโครงสร้างภาครับแบบโคฮีเรนท์ และโครงสร้างภาครับแบบนอนโคฮีเรนท์ โดยระบบภาครับที่จะ นำเสนอในโครงงานนี้จะเป็นภาครับแบบโคฮีเรนท์ ซึ่งก่อนหน้านี้ได้มีการนำเสนอลูปคอสทาส (Costas loop) [4] ซึ่งนำเสนอโดย John P. Costas ในปี ค.ศ. 1956 [11] เป็นระบบที่มีพื้นฐานของ วงจรเฟสล็อกลูป (Phase Lock Loop) และมีวงจร voltage-controlled quadrature oscillator ระบบลูปคอสทาสมีความนิยมใช้กันอย่างกว้างขวางในปัจจุบัน เมื่อทำการศึกษาหลักการพื้นฐานของ ระบบพีเอสเคดีมอดูเลเตอร์ที่มีพื้นฐานของเฟสล็อกลูปจึงทำให้สามารถที่จะคิดค้นโครงสร้างการกู้คืน สัญญาณชนิดนี้ที่มีความซับซ้อนน้อยกว่าระบบลูปคอสทาส ซึ่งระบบที่คิดค้นขึ้นมาใหม่จะไม่มีวงจร voltage-controlled quadrature oscillator และเป็นระบบที่ modular จึงง่าย และสะดวกที่จะ ทำการเพิ่มจำนวนบิตข้อมูล ดังนั้นโครงงานที่มีการนำเสนอบีพีเอสเค, คิวพีเอสเค และเอ็มพีเอสเคดี มอดูเลเตอร์

## 3.2 ทฤษฎีเบื้องต้นของระบบคืนสัญญาณพีเอสเคที่ใช้เทคนิคโคฮีเรนท์ดีเทคชั่น [1]

#### 3.2.1 บีพีเอสเคมอดูเลชั่น

ในหัวข้อที่ 3.2 จะสนใจเทคนิคของพีเอสเคซึ่งจะเริ่มจากระบบบีพีเอสมอดูเลชั่นเป็นระบบที่มี คู่สัญญาณ s<sub>1</sub>(t) และ s<sub>2</sub>(t) ซึ่งใช้แทนสัญลักษณ์ของเลขไบนารี 0 และ 1 ตามลำดับซึ่งกำหนดโดย

$$s_1(t) = \sqrt{\frac{2E_b}{T_b}} \cos(2\pi f_c t), \qquad 0 \le t \le T_b \qquad (3.1)$$

$$s_{2}(t) = \sqrt{\frac{2E_{b}}{T_{b}}}\cos(2\pi f_{c}t + \pi) = -\sqrt{\frac{2E_{b}}{T_{b}}}\cos(2\pi f_{c}t), \quad 0 \le t \le T_{b}$$
 (3.2)

ที่  $T_b$ คือระยะเวลาบิต,  $E_b$ เป็นพลังงานการส่งต่อบิต และ  $f_c$  เป็นความถี่คลื่นพาห์ โดยคู่สัญญาณนี้จะ มีเฟสต่างกัน180°ในสมการที่ (3.1) และ(3.2) เรียกสัญญาณนี้ว่า antipodal signal. ในกรณีของไบ นารีพีเอสเคที่เป็น unit energy ของคู่สัญญาณแสดงชัดเจนโดย

$$\phi_1(\mathbf{t}) = \sqrt{\frac{2}{\mathbf{T}_b}} \cos(2\pi \mathbf{f}_c \mathbf{t}), \qquad 0 \le t \le T_b$$
(3.3)

จากสมการที่ (3.3) สามารถเขียนสัญญาณบีพีเอสเคมอดูเลตของภาคส่งให้อยู่ในเทอมของ  $\phi_{\rm l}({
m t})$ สามารถแสดงสัญญาณบีพีเอสเคมอดูเลตรูปที่ 3.1

$$\mathbf{s}_{1}(\mathbf{t}) = \sqrt{\mathbf{E}_{b}} \phi_{1}(\mathbf{t}), \qquad \qquad \mathbf{0} \le t \le T_{b}$$
(3.4)

$$\mathbf{s}_{2}(\mathbf{t}) = -\sqrt{\mathbf{E}_{\mathbf{b}}} \phi_{1}(\mathbf{t}), \qquad \qquad \mathbf{0} \le t \le T_{b}$$
(3.5)



(b) Binary phase-shit keying (BPSK) signal: time domain (left), constellation diagram (right)

รูปที่ 3.1 ระบบ BPSK modulation

จากรูปที่ 3.1 (a) บล็อกไดอะแกรมทั่วไปของบีพีเอสเคมอดูเลเตอร์ เริ่มจากการมีการแปลงบิตของ สัญญาณข้อมูล (Binary data sequence) ที่มีขนาดของแอมปลิจูด  $\sqrt{E_{_{b}}}$  และ  $-\sqrt{E_{_{b}}}$  ให้อยู่ในรูปแบบ ของสัญญาณดิจิตอลที่มีสัญลักษณ์ 0 และ1 ตามลำดับด้วยวิธีการแบบ Polar NRZ level encoder และนำสัญญาณเอาท์พุทไปคูณกับสัญญาณคลื่นพาห์  $\phi_{i}(t)$  เอาท์พุทก็คือสัญญาณบีพีเอสเคมอดูเลต

### 3.2.2 บีพีเอสเคดีมอดูเลชั่น

สมมติว่าภาครับสามารถสร้างสัญญาณแบบจำลองพื้นฐานของ  $\phi(t)$  ซึ่งภาครับจะต้องทำการ ซิงโครไนซ์กับสัญญาณของภาคส่งแสดงดังรูปที่ 3.2 ที่ประกอบด้วยสองส่วนนั้นคือ Correlator ใน ส่วนนี้จะทำการสร้างสัญญาณที่มีความสัมพันธ์กับสัญญาณ x(t) ที่มาจากภาคส่งซึ่งเป็นสัญญาณที่มี พื้นฐานของ  $\phi_{l}(t)$  ส่วนที่สอง Decision device ที่เป็นส่วนที่นำสัญญาณเอาท์พุทของส่วน Correlator มาทำการเปรียบเทียบกับ zero-threshold เพื่อจะแยกสัญลักษณ์ 0 หรือ 1 ระบบคืน สัญญาณไบนารีพีเอสเคที่ประกอบด้วยสองจุดสัญลักษณ์ที่สามารถแสดงในรูปแบบของ constellation diagram ซึ่งพิกัดที่เกี่ยวข้องของสองจุดสัญลักษณ์ของสัญญาณไบนารีพีเอสเคแสดง ตามลำดับ โดยจุดสัญญาณของ  $s_1(t)$  อยู่ที่พิกัด  $s_{11}(t)$  และจุดสัญญาณของ  $s_2(t)$ อยู่ที่พิกัด  $s_{21}(t)$ 

$$s_{11}(t) = \int_{0}^{T_{b}} s_{1}(t)\phi_{1}(t) = +\sqrt{E_{b}}$$
(3.6)

$$s_{21}(t) = \int_{0}^{T_{b}} s_{2}(t)\phi_{1}(t) = -\sqrt{E_{b}}$$
(3.7)





(b) constellation diagram for coherent BPSK system.

รูปที่ 3.2 ระบบ BPSK demodulation

สำหรับกรณีของโอกาสความผิดพลาดที่เกิดขึ้นในระบบไบนารีพีเอสเคมีด้วยกันสองกรณี

 กรณีแรกสัญญาณของภาคส่งเป็น s<sub>2</sub>(t) ที่อยู่ใน region Z<sub>2</sub> แต่เนื่องจากมีสัญญาณรบกวน ส่งผลให้ภาครับมีการตัดสินเลือกเป็น region Z<sub>1</sub> ซึ่งเป็นสัญญาณ s<sub>1</sub>(t)

2. กรณีสองสัญญาณของภาคส่งเป็น  $s_1(t)$  ที่อยู่ใน region  $Z_1$  แต่เนื่องจากมีสัญญาณรบกวน ส่งผลให้ภาครับมีการตัดสินเลือกเป็น region  $Z_2$  ซึ่งเป็นสัญญาณ  $s_2(t)$ 

## 3.3 บทนำระบบคืนสัญญาณ บีพีเอสเค คิวพีเอสเค เอ็มพีเอสเค แบบเฟสเดียว ลูปเดียว บน พื้นฐานของเฟสล็อกลูป

จากหัวข้อที่ 3.2 ภาครับจะต้องมีการสร้างสัญญาณที่เป็นพื้นฐานของ  $\phi_{l}(t)$  เพื่อที่จะทำการ ซิงโครไนซ์กับสัญญาณพีเอสเคของภาคส่งและนำสัญญาณทั้งสองมาคูณกันและเอาท์พุทที่เกิดจากการ คูณของทั้งสองสัญญาณไปอินทิเกรตเพื่อกู้คืนสัญญาณข้อมูลบิต 1 หรือ 0 ให้สัญญาณ m-PSK มอดู เลต s(t) = cos( $\omega_{c}$ t +  $\phi_{d}$ (t) +  $\phi_{l}$ ) สำหรับตัวอย่างเฟสข้อมูลบีพีเอสเค และคิวพีเอสเค  $\phi_{d}$ (t) = (0,  $\pi$ ),  $\phi_{d}$ (t) = (0,  $\pi/2, 2\pi/2, 3\pi/2$ ) สำหรับ BPSK, QPSK ตามลำดับ โดยสามารถที่จะดีมอดูเลตสัญญาณ m-PSK จำเป็นต้องมีสัญญาณ v(t) = cos( $\omega_{v}$ t +  $\phi_{v}$ ) เพื่อคูณกับ s(t) โดยที่  $\omega_{c} = \omega_{v}$  และนำเอาท์พุทของ ผลคูณ u(t) ไปผ่านวงจรกรองสัญญาณความถี่ต่ำเพื่อขจัดสัญญาณความถี่สูงออกไปดังนั้น

$$LPF\{s(t), v(t)\} = f(\Delta f(t)) = f(\phi_d(t) + \alpha)$$
(3.9)



(a) Phase detector employed for *m*-PSK demodulation if  $\omega_{v}$  can track with  $\omega_{s}$  and



(b) Outputs for BPSK (left) and QPSK (right) demodulation relying on a phase detector's characteristic

ร**ูปที่ 3.3** แนวคิดของ m-PSK ดีมอดูเลชั่น

สำหรับรูปที่ 3.3(a) เป็นพื้นฐานสำหรับการดีมอดูเลชั่น m-PSK เป็นสัญญาณภาคส่ง s(t) ที่ทำการ เปรียบเทียบเฟสกับสัญญาณซิงโครไนซ์ v(t) ที่ภาครับสร้างขึ้นและสัญญาณนี้จะมีเฟสคงที่ไม่ เปลี่ยนแปลงตามสัญญาณข้อมูลที่แตกต่างกันการซิงโครไนซ์ของภาครับจะทำจากพื้นฐานของวงจร เฟสล็อกลูป (Phase-Lock Loop, PLL)สามารถที่จะสร้างสัญญาณจากวงจร voltage-controlled oscillator (VCO) ที่ซิงโครไนซ์กับสัญญาณอินพุท โดยที่วงจร PLL จะประกอบด้วย วงจรเฟสดีเทค เตอร์ (Phase detector, PD), วงจร voltage-controlled oscillator (VCO) และวงจรกรอง สัญญาณความถี่ต่ำ ส่วนรูปที่ 3.3(b) จะเป็นระดับแรงดันที่แตกต่างกันของสัญญาณบิต 0 และ 1, และสำหรับ 00, 01, 10, 11 สำหรับ BPSK, QPSK ตามลำดับ แสดงโครงสร้างของวงจรเฟสล็อกลูป ดังรูปที่ 3.4



ถึงแม้ว่าวงจรเฟสล็อกลูปสามารถที่จะสร้างสัญญาณที่ซิงโครไนซ์กับสัญญาณ m-PSK จากวงจร VCO แต่ไม่สามารถที่จะคงค่าเฟสคงที่ได้สำหรับสัญญาณข้อมูลที่แตกต่างกัน และเมื่อพิจารณาจากแรงดันที่ แตกต่างกันของสัญญาณดีมอดูเลต  $\mathbf{u}(t) = \mathbf{f}\left(\Delta\phi(t)\right)$ ตามรูปที่ 3.3(b) ซึ่งเป็นสัญญาณเดียวกันกับ สัญญาณอินพุทของ VCO ที่เป็นวงจรที่มีฟังก์ชันหนึ่งต่อหนึ่งหรือจะกล่าวว่าวงจร VCO สร้างสัญญาณ หนึ่งความถี่จากหนึ่งแรงดันดังนั้นจะต้องทำการแก้ไขปัญหาให้สัญญาณอินพุทของ VCO ไม่มีการ เปลี่ยนสำหรับสัญญาณข้อมูลที่แตกต่างกัน และสัญญาณ  $\mathbf{u}(t) = \mathbf{f}\left(\Delta\phi(t)\right)$  มีระดับแรงดังที่แตกต่าง กันสำหรับสัญญาณข้อมูลที่แตกต่างกัน และสัญญาณ  $\mathbf{u}(t) = \mathbf{f}\left(\Delta\phi(t)\right)$  มีระดับแรงดังที่แตกต่าง กันสำหรับสัญญาณข้อมูลที่แตกต่างกัน และสัญญาณ  $\mathbf{u}(t) = \mathbf{f}\left(\Delta\phi(t)\right)$  มีระดับแรงดังที่แตกต่าง กันสำหรับสัญญาณข้อมูลที่แตกต่างกัน และสัญญาณ  $\mathbf{u}(t) = \mathbf{f}\left(\Delta\phi(t)\right)$  มีระดับแรงดังที่แตกต่าง กันสำหรับสัญญาณข้อมูลที่แตกต่างกันเหมือนรูปที่ 3.3(b) ดังนั้นจึงต้องย้อนกลับไปที่พื้นฐานของ กราฟคุณลักษณะของตัวเปรียบเทียบเฟส (PD) และกราฟคุณลักษณะของวงจร VCO ซึ่งกราฟ คุณลักษณะที่ต้องการสำหรับระบบคืนสัญญาณบีพีเอสเค, คิวพีเอสเค และเอ็มพีเอสเคที่ใช้เทคนิคโคฮี เรนท์ก็คือกราฟคุณลักษณะของตัวเปรียบเทียบเฟสจะข้องมีระดับแรงดันเฉลี่ยที่ต่างกันสำหรับ สัญญาณข้อมูลที่แตกต่างกัน และกราฟคุณลักษณะของวงจร VCO จะต้องไม่เปลี่ยนแปลงสำหรับ สัญญาณข้อมูลที่แตกต่างกันสามารถแสดงคุณลักษณะของกราฟทั้งสองรูปที่ 3.5



**รูปที่ 3.5** คุณลักษณะที่ต้องการของระบบ m-PSK ดีมอดูเลชั่นบนพื้นฐานของเฟสล็อกลูปที่ ซิงโครไนซ์สัญญาณ m-PSK มอดูเลต

จากวงจรเฟสล็อกลูปรูปที่ 3.4 สามารถที่จะทำการพัฒนาเป็นระบบคืนสัญญาณ บีพีเอสเค คิวพีเอสเค เอ็มพีเอสเค แบบเฟสเดี่ยว ลูปเดียวด้วยการสร้างวงจรที่มีคุณลักษณะตามกราฟรูปที่ 3.5 มาเชื่อมต่อ ระหว่างวงจรกรองสัญญาณกรองความถี่ต่ำ กับวงจร VCO สามารถแสดงรูปที่ 3.6 โดยวงจรที่มีกราฟ คุณลักษณะเหมือนรูปที่ 3.5 จะเรียกว่าวงจร Phase Controller (PC)



**รูปที่ 3.6** แนวคิดของวงจร m-PSK ดีมอดูเลเตอร์แบบลูปเดียว เฟสเดียวที่เฟสของ VCO ไม่ เปลี่ยนแปลงสำหรับสัญญาณข้อมูลที่แตกต่างกัน

จากรูปที่ 3.6 วงจร Phase Controller จะออกแบบมีโครงสร้างอย่างไรขึ้นอยู่กับคุณลักษณะของวงจร PD ตามหลักการที่นำเสนอในรูปที่ 3.5 ซึ่งจะนำเสนอวงจร m-PSK ดีมอดูเลเตอร์แบบเฟสเดียว ลูป เดียวบนพื้นฐานเฟสล็อกลูป

3.4 ระบบคืนสัญญาณ บีพีเอสเค คิวพีเอสเค เอ็มพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานของ เฟสล็อกลูปด้วยวงจรเปรียบเทียบเฟสชนิดต่างๆ

3.4.1 ระบบคืนสัญญาณ บีพีเอสเค แบบเฟสเดียว ลูปเดียวบนพื้นฐานเฟสล็อกลูปด้วย วงจรเปรียบเทียบเฟสแบบ Multiplier

แนวคิดเริ่มต้นเกิดจากการพิจารณาวงจรลูปคอสทาสรูปที่ 3.7 ซึ่งผลคูณระหว่างจุด  $\hat{x}$  และ

 $\hat{y}$  เกิดเป็นฟังก์ชั่นไซน์  $\left( \hat{\mathbf{x}} imes \hat{\mathbf{y}} = \left( rac{\mathbf{A}_1 \mathbf{A}_2}{2} 
ight)^2 \sin \left( 2\phi 
ight) 
ight)$  ซึ่งจากการสังเกตพบว่าหากนำสัญญาณที่จุด

 $\hat{\mathbf{x}}$  ( $\hat{\mathbf{x}} = \frac{\mathbf{d}(\mathbf{t})\mathbf{A}_{1}\mathbf{A}_{2}}{2}\sin(\phi)$ ) ในรูปที่ 3.8 มาคูณด้วยตัวมันเองจะได้

$$\hat{x}^{2} = \left(\frac{A_{1}A_{2}}{2}\right)\frac{1 - \cos(2\phi)}{2}$$
(3.10)

และถ้านำจุด  $\hat{\mathbf{y}}$  ( $\hat{\mathbf{y}} = \frac{\mathbf{d}(\mathbf{t})\mathbf{A}_{1}\mathbf{A}_{2}}{2}\cos(\phi)$ ) มาคูณด้วยตัวมันเองจะได้  $\hat{\mathbf{y}}^{2} = \left(\frac{\mathbf{A}_{1}\mathbf{A}_{2}}{2}\right)\frac{1+\cos(2\phi)}{2}$ 

จากสมการที่ (3.10) และสมการที่ (3.11) จะพบว่าฟังก์ชันที่เกิดขึ้นไม่เกี่ยวข้องกับสัญญาณข้อมูล ดังนั้นวิธีการนี้จึงเป็นการสร้างวงจร PC ขึ้นมาสำหรับตัวเปรียบเทียบเฟสแบบ multiplier ซึ่งเป็นไป ตามกราฟคุณลักษณะตามต้องการดังรูปที่ 3.5

(3.11)



(a) โครงสร้างดีมอดูเลเตอร์ BPSK แบบ Self Multiplication or Absolute value



ร**ูปที่ 3.8** แนวคิดของดีมอดูเลชั่น BPSK แบบ Self Multiplication or Absolute value จากรูปที่ 3.8 (c) ช่องการล็อกของสัญญาณความถี่จะอยู่ในช่วงที่ผลต่างเฟสของสัญญาณมอดูเลต BPSK และสัญญาณซิงโครไนซ์จาก VCO อยู่ในช่วง π/2 ถึง π และเมื่อทำการพิจารณาสัญญาณรูปที่ 3.8 (b) พบว่าสามารถที่จะนำสัญญาณ xิไปอินเวร์ทด้วยวงจรที่มีอัตราขยาย -1 ก่อนที่จะนำมาคูณ กับสัญญาณ xิแสดงดังรูปที่ 3.9



(a) โครงสร้างดีมอดูเลเตอร์ BPSK แบบ Inverted Multiplication



ร**ูปที่ 3.9** แนวคิดของดีมอดูเลชั่น BPSK แบบ Inverted Multiplication จากรูปที่ 3.9 (c) ช่องการล็อกของสัญญาณความถี่จะอยู่ในช่วงที่ผลต่างเฟสของสัญญาณมอดูเลต BPSK และสัญญาณซิงโครไนซ์จาก VCO อยู่ในช่วง 0 ถึง π/2

3.4.2 ระบบคืนสัญญาณ บีพีเอสเค คิวพีเอสเค แบบเฟสเดียว ลูปเดียวบนพื้นฐานเฟสล์ อกลูปด้วยวงจรเปรียบเทียบเฟสแบบ Exclusive-OR (XOR)

สำหรับระบบคืนสัญญาณ บีพีเอส, คืวพีเอสเค และเอ็มพีเอสเค แบบเฟสเดียว ลูปเดียว บน พื้นฐานของเฟสล็อกลูปที่มีตัวเปรียบเทียบเฟสแบบ XOR นั้น จะต้องสร้างวงจร PC ที่ให้คุณลักษณะ ตามรูปที่ 3.5 สิ่งแรกที่พิจ ารณาก็คือคุณลักษณะของวงจร XOR ซึ่งมีลักษณะของผลต่างเฟสระหว่าง 0 ถึง π เรเดียน และมีแรงดันเฉลี่ยของเอาท์พุทอยู่ในช่วง 0 ถึง V<sub>DD</sub> โวลต์ ซึ่งคุณลักษณะของ XOR จะมีความชันดังนี้

$$K_{\rm PD} = \frac{V_{\rm DD}}{\pi}$$
(3.12)

และเมื่อพิจารณาคุณลักษณะของ XOR ช่วงผลต่างเฟสระหว่าง  $\pi$  ถึง  $2\pi$  เรเดียนพบว่าแรงดันเฉลี่ย ของเอาท์พุทอยู่ในช่วง 0 ถึง V<sub>DD</sub> โวลต์ และมีความชั้นเป็น  $K_{PD} = -V_{DD}/\pi$ 

## 3.4.2.1 ระบบคืนสัญญาณ บีพีเอสเค แบบเฟสเดี่ยว ลูปเดียวบนพื้นฐานเฟสล็อกลูป ด้วยวงจรเปรียบเทียบเฟสแบบ Exclusive-OR (XOR)

สมมติให้ symbol 1 ของสัญญาณมอดูเลต BPSK มีผลต่างเฟสกับสัญญาณความถี่ VCO มีค่า  $\Delta \phi(t) = 3\pi/4$  ซึ่งส่งผลให้มีระดับแรงดันเอาท์พุทของ symbol 1 มีค่า  $6V_{_{DD}}/8$ และ symbol 0 มี ผลต่างเฟส  $\Delta \phi(t) = 7\pi/4$  ซึ่งส่งผลให้มีระดับแรงดันเอาท์พุทของ symbol 0 มีค่า  $2V_{_{DD}}/8$  ซึ่ง

สัญญาณ symbol 1 และ symbol 0 มีผลต่างเฟสมีค่า  $\Delta \phi(t) = 4\pi/4$  ซึ่งส่งผลให้มีระดับแรงดัน เอาท์พุทมีค่า  $4V_{_{DD}}/8$  พิจารณาพบว่าถ้านำสัญญาณ symbol 1 และ symbol 0 ลบด้วยค่าแรงดันดีซี มีค่า  $4V_{_{DD}}/8$  ซึ่งเอาท์พุทที่เกิดของ symbol 1 มีค่า  $2V_{_{DD}}/8$  และเอาท์พุทของ symbol 0 มีค่า  $-2V_{_{DD}}/8$ จากกราฟคุณลักษณะรูปที่ 3.5 ส่งผลให้มีวงจรที่ทำให้ค่าเอาท์พุทของ symbol 1 และ symbol 0 ที่ ลบด้วย  $4V_{_{DD}}/8$  มีค่าเท่ากันดังนั้นต้องนำค่าเอาท์พุททั้งสองเข้าวงจรค่าสัมบูรณ์ซึ่งผลลัพธ์ที่เกิดขึ้นจะ มีแรงดันอยู่ในช่วง 0 ถึง  $4V_{_{DD}}/8$  แต่กราฟคุณลักษณะของ VCO จะต้องมีค่าแรงดันอินพุทอยู่ในช่วง 0 ถึง  $8V_{_{DD}}/8$  ดังนั้นจึงมีวงจรขยายสัญญาณที่มีอัตราขยายมีค่าสองเท่าสามารถแสดงหลักการดังกล่าวรูป ที่ 3.10



(a) โครงสร้างดีมอดูเลเตอร์ BPSK แบบลูปเดียวที่มี XOR เป็นตัวเปรียบเทียบเฟส



(c) กราฟคุณลักษณะของวงจร PC ที่มี XOR เป็นตัวเปรียบเทียบเฟส รูปที่ 3.10 แนวคิดของดีมอดูเลชั่น BPSK แบบลูปเดียวที่มี XOR เป็นตัวเปรียบเทียบเฟส

## 3.4.2.2 ระบบคืนสัญญาณ คิวพีเอสเค แบบเฟสเดียว ลูปเดียวบนพื้นฐานเฟสล็อกลูป ด้วยวงจรเปรียบเทียบเฟสแบบ Exclusive-OR (XOR)

สำหรับดีมอดูเลเตอร์ QPSK สมมติ symbol 00 ของสัญญาณมอดูเลต QPSK มีผลต่างเฟส กับสัญญาณความถี่ VCO มีค่าอยู่ในช่วง  $\Delta\phi(t) = 1\pi/4$  to  $2\pi/4$  ซึ่งส่งผลให้มีระดับแรงดันเอาท์พุท ของ symbol 00 มีค่าอยู่ในช่วง  $2V_{\rm pb}/8$  to  $4V_{\rm pb}/8$ , symbol 01 มีค่าอยู่ในช่วง  $\Delta\phi(t) = 3\pi/4$  to  $4\pi/4$  ซึ่งส่งผลให้มีระดับแรงดันเอาท์พุทของ symbol 01 มีค่าอยู่ในช่วง  $6V_{\rm pb}/8$  to  $8V_{\rm pb}/8$ , symbol 11 มีค่าอยู่ในช่วง  $\Delta\phi(t) = 5\pi/4$  to  $6\pi/4$  ซึ่งส่งผลให้มีระดับแรงดันเอาท์พุทของ symbol 11 มีค่า อยู่ในช่วง  $6V_{\rm pb}/8$  to  $4V_{\rm pb}/8$  และ symbol 10 มีค่าอยู่ในช่วง  $\Delta\phi(t) = 7\pi/4$  to  $8\pi/4$  ซึ่งส่งผลให้ มีระดับแรงดันเอาท์พุทของ symbol 10 มีค่าอยู่ในช่วง  $\Delta\phi(t) = 7\pi/4$  to  $8\pi/4$  ซึ่งส่งผลให้ มีระดับแรงดันเอาท์พุทของ symbol 10 มีค่าอยู่ในช่วง  $2V_{\rm pb}/8$  to 0 และเมื่อสัญญาณ symbol 00, 01, 11, และ10 ผ่านวงจร PC เหมือนรูปที่ 3.10(a) ดังนั้นระดับแรงดันเอาท์พุทของ symbol 00 มีค่า อยู่ในช่วง  $4V_{\rm pb}/8$  to 0, ระดับแรงดันเอาท์พุทของ symbol 01 มีค่าอยู่ในช่วง  $4V_{\rm pb}/8$  to  $8V_{\rm pb}/8$ , ระดับแรงดันเอาท์พุทของ symbol 11 มีค่าอยู่ในช่วง  $4V_{\rm pb}/8$  to 0 และระดับแรงดันเอาท์พุทของ symbol 10 มีค่าอยู่ในช่วง  $4V_{\rm pb}/8$  to  $8V_{\rm pb}/8$  to  $8V_{\rm pb}/8$ , to 0 และระดับแรงดันเอาท์พุทของ symbol 10 มีค่าอยู่ในช่วง  $4V_{\rm pb}/8$  to  $8V_{\rm pb}/8$  to  $8V_{\rm pb}/8$  to 0 และงดันเอาท์พุทของ symbol 10 มีค่าอยู่ในช่วง  $4V_{\rm pb}/8$  to  $8V_{\rm pb}/8$  to  $8V_{\rm pb}/8$  to 0 และงดันเอาท์พุทมีค่าอยู่ในช่วง 0 to  $8\pi/8$  แสดงในรูปที่ 3.11(d)



(a) โครงสร้างดีมอดูเลเตอร์ QPSK แบบลูปเดียวที่มี XOR เป็นตัวเปรียบเทียบเฟส





(c) กราฟคุณลักษณะของวงจร PC ชุดแรกที่มี XOR เป็นตัวเปรียบเทียบเฟส



(d) กราฟคุณลักษณะของวงจร PC ชุดสองที่มี XOR เป็นตัวเปรียบเทียบเฟส รูปที่ 3.11 แนวคิดของดีมอดูเลชั่น QPSK แบบลูปเดียวที่มี XOR เป็นตัวเปรียบเทียบเฟส 3.4.3 ระบบคืนสัญญาณ บีพีเอสเค คิวพีเอสเค และเอ็มพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูปด้วยวงจรเปรียบเทียบเฟสแบบ Positive-Edge Triggered RSFF เริ่มจากพิจารณาคุณลักษณะอุดมคติของความสัมพันธ์ระหว่างผลต่างเฟสของสัญญาณอินพุทแกน นอน Δφ(t) ซึ่งมีค่าตั้งแต่ 0 ถึง 2π เรเดียน กับแรงดันเฉลี่ยเอาท์พุทแกนตั้ง kV<sub>DD</sub> โดยที่ kมีค่า ระหว่าง 0 ถึง 1ของ Positive-Edge Triggered RSFF โดยคุณลักษณะเหล่านี้จะต้องทำซ้ำทุกๆ 2π เรเดียน และสามารถแสดงคุณสมบัติเหล่านี้ด้วย timing diagram แสดงดังรูปที่ 3.12 ซึ่งคุณลักษณะ ของ RSFF จะมีความชันดังนี้



รูปที่ 3.12 RS flip flop (rising-edge triggered)

3.4.3.1 ระบบคืนสัญญาณ บีพีเอสเค แบบเฟสเดียว ลูปเดียวบนพื้นฐานเฟสล็อกลูปด้วย วงจรเปรียบเทียบเฟสแบบ Positive-Edge Triggered RSFF

สมมติให้ symbol 0 ของสัญญาณมอดูเลต BPSK มีผลต่างเฟสกับสัญญาณความถี่ VCO มีค่า  $\Delta\phi(t) = 2\pi/4$  ซึ่งส่งผลให้มีระดับแรงดันเอาท์พุทของ symbol 0 มีค่า  $2V_{_{DD}}/8$  และ symbol 1 มี ผลต่างเฟส  $\Delta\phi(t) = 6\pi/4$  ซึ่งส่งผลให้มีระดับแรงดันเอาท์พุทของ symbol 1 มีค่า  $6V_{_{DD}}/8$  ซึ่งสัญญาณ symbol 0 และ symbol 1 มีผลต่างเฟสมีค่า  $\Delta\phi(t) = 4\pi/4$  ซึ่งส่งผลให้มีระดับแรงดันเอาท์พุทของ symbol 1 มีค่า  $6V_{_{DD}}/8$  ซึ่งสัญญาณ symbol 0 และ symbol 1 มีผลต่างเฟสมีค่า  $\Delta\phi(t) = 4\pi/4$  ซึ่งส่งผลให้มีระดับแรงดันเอาท์พุทของ symbol 0 และ symbol 1 มีผลต่างเฟสมีค่า  $\Delta\phi(t) = 4\pi/4$  ซึ่งส่งผลให้มีระดับแรงดันเอาท์พุทของ symbol 0 และ symbol 1 มีผลต่างเฟสมีค่า  $\Delta\phi(t) = 4\pi/4$  ซึ่งส่งผลให้มีระดับแรงดันเอาท์พุทของ symbol 0 และ symbol 1 มีผลต่างเฟสมีค่า  $\Delta\phi(t) = 4\pi/4$  ซึ่งส่งผลให้มีระดับแรงดันเอาท์พุทของ symbol 0 และ symbol 0 และ symbol 1 มีผลต่างเฟสมีค่า  $2V_{_{DD}}/8$  สำหรับวงจร PC จะประกอบด้วยวงจร comparator ที่มีแรงดันดีซี 0 และ  $4V_{_{DD}}/8$  ซึ่งแรงดันดีซีนี้ จะทำการลบกับสัญญาณดีมอดูเลต BPSK ดังนั้น symbol 0 จะมีเอาท์พุทของ comparator เป็น แรงดันระดับต่ำซึ่งจะไปควบคุมสวิตซ์ที่เอาท์พุทมีค่าเป็น 0 เพื่อไปลบกับ  $2V_{_{DD}}/8$  ส่งผลให้เอาท์พุทของ comparator เป็น แรงดันระดับต่ำซึ่งจะไปควบคุมสวิตซ์ที่เอาท์พุทมีค่าเป็น 4\pi/8 เพื่อไปลบกับ  $6V_{_{DD}}/8$  ส่งผลให้เอาท์พุทของ comparator เป็นแรงดันระดับสูงซึ่งจะไปควบคุมสวิตซ์ที่เอาท์พุทมีค่าเป็น 4\pi/8 เพื่อไปลบกับ  $6V_{_{DD}}/8$  ส่งผลให้เอาท์พุทอยู่ในช่วง 0 ถึง  $8V_{_{DD}}/8$  ดังนั้นจึงมีวงจรขยายสัญญาณที่มีอัตราขยายมีค่าสองเท่า สามารถแสดงหลักการดังกล่าวรูปที่ 3.13



(a) โครงสร้างดีมอดูเลเตอร์ BPSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส



(b) กราฟคุณลักษณะของ RSFF



(c) กราฟคุณลักษณะของวงจร PC ที่มี RSFF เป็นตัวเปรียบเทียบเฟส รูปที่ 3.13 แนวคิดของดีมอดูเลชั่น BPSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส และมี PC แบบโครงสร้าง 1-bit sub-ranging/re-scaling

## 3.4.3.2 ระบบคืนสัญญาณ คิวพีเอสเค แบบเฟสเดียว ลูปเดียวบนพื้นฐานเฟสล็อกลูป ด้วยวงจรเปรียบเทียบเฟสแบบ Positive-Edge Triggered RSFF

สำหรับดีมอดูเลเตอร์ QPSK สมมติ symbol 00 ของสัญญาณมอดูเลต QPSK มีผลต่างเฟส กับสัญญาณความถี่ VCO มีค่าอยู่ในช่วง  $\Delta \phi(t) = 0$  to  $2\pi/4$ ซึ่งส่งผลให้มีระดับแรงดันเอาท์พุทของ symbol 00 มีค่าอยู่ในช่วง 0 to  $2V_{\rm pb}/8$ , symbol 01 มีค่าอยู่ในช่วง  $\Delta \phi(t) = 2\pi/4$  to  $4\pi/4$  ซึ่ง ส่งผลให้มีระดับแรงดันเอาท์พุทของ symbol 01 มีค่าอยู่ในช่วง  $2V_{\rm pb}/8$  to  $4V_{\rm pb}/8$ , symbol 11 มีค่า อยู่ในช่วง  $\Delta \phi(t) = 4\pi/4$  to  $6\pi/4$ ซึ่งส่งผลให้มีระดับแรงดันเอาท์พุทของ symbol 11 มีค่าอยู่ในช่วง  $4V_{\rm pb}/8$  to  $6V_{\rm pb}/8$  และ symbol 10 มีค่าอยู่ในช่วง  $\Delta \phi(t) = 6\pi/4$  to  $8\pi/4$  ซึ่งส่งผลให้มีระดับแรงดัน เอาท์พุทของ symbol 10 มีค่าอยู่ในช่วง  $6V_{\rm pb}/8$  และเมื่อสัญญาณ symbol 00, 01, 11, และ10 ผ่านวงจร PC เหมือนรูปที่ 3.13(a) ดังนั้นระดับแรงดันเอาท์พุทของ symbol 00 มีค่าอยู่ในช่วง 0 to  $4V_{\rm pb}/8$ , ระดับแรงดันเอาท์พุทของ symbol 01 มีค่าอยู่ในช่วง  $4V_{\rm pb}/8$  to  $8V_{\rm pb}/8$ , senouties เอาท์พุทของ symbol 11 มีค่าอยู่ในช่วง 0 to  $4V_{\rm pb}/8$  และเมื่อสัญญาณ symbol 00 มีค่าอยู่ในช่วง 0 to  $4V_{\rm pb}/8$ , senouties of uties of the symbol 01 มีค่าอยู่ในช่วง  $4V_{\rm pb}/8$  to  $8V_{\rm pb}/8$ , senouties of to  $4V_{\rm pb}/8$  to  $8V_{\rm pb}/8$ , senouties of the symbol 10 มีค่าอยู่ในช่วง 10 มีค่าอยู่ในช่วง 0 to  $4V_{\rm pb}/8$  to  $8V_{\rm pb}/8$  to  $8V_{\rm pb}/8$  to  $8V_{\rm pb}/8$ , senouties of the symbol 10 มีค่าอยู่ในช่วง 0 to  $4V_{\rm bb}/8$  และระดับแรงดันเอาท์พุทของ symbol 10 มี 10 มีค่าอยู่ในช่วง  $4V_{\rm bb}/8$  to  $8V_{\rm bb}$ 



(a) โครงสร้างดีมอดูเลเตอร์ QPSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส



(c) กราฟคุณลักษณะของวงจร PC ชุดแรกที่มี RSFF เป็นตัวเปรียบเทียบเฟส



(d) กราฟคุณลักษณะของวงจร PC ชุดสองที่มี RSFF เป็นตัวเปรียบเทียบเฟส รูปที่ 3.14 แนวคิดของดีมอดูเลชั่น QPSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส และมี PC แบบโครงสร้าง 1-bit sub-ranging/re-scaling ต่ออนุกรม 2 วงจร

3.4.3.3 ระบบคืนสัญญาณ เอ็มพีเอสเค แบบเฟสเดียว ลูปเดียวบนพื้นฐานเฟสล็อกลูป ด้วยวงจรเปรียบเทียบเฟสแบบ Positive-Edge Triggered RSFF

้สำหรับรูปแบบทั่วไปสำหรับวงจรดีมอดูเลเตอร์ที่มี RSFF เป็นตัวเปรียบเทียบเฟสที่จำนวนบิตของ ข้อมูลเป็นจำนวน m บิต สามารถที่จะแสดงในรูปทั่วไปของโครงสร้างนี้ดังรูปที่ 3.15



รูปที่ 3.15 แนวคิดของดีมอดูเลชั่น m-PSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส และมี PC แบบโครงสร้าง 1-bit sub-ranging/re-scaling ต่ออนุกรม m วงจร สำหรับโครงสร้างดีมอดูรูปที่ 3.15 เป็นรูปแบบทั่วไปสำหรับการดีมอดูเลต m-PSK ซึ่งเป็นการ ต่อแบบคาสเคด ซึ่งมีอีกทางเลือกสำหรับการดีมอดูเลตด้วยการใช้วงจร flash ADC มาใช้เป็นส่วนของ วงจร PC แทนแบบเดิมเพื่อลดปัญหาของ loading ที่เกิดขึ้นจากการต่อแบบคาสเคดจะแสดงวงจรดี มอดูเลเตอร์ QPSK ที่ใช้วงจร PC แบบ 2-bit ADC และ multiplexer ดังรูปที่ 3.16



(a) โครงสร้างดีมอดูเลเตอร์ QPSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส และมี วงจร 2-bit ADC และ Mux เป็นส่วนหนึ่งของวงจร PC



(b) โครงสร้างดีมอดูเลเตอร์ m-PSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส และมี วงจร m-bit ADC และ Mux เป็นส่วนหนึ่งของวงจร PC รูปที่ 3.16 แนวคิดของดีมอดูเลชั่น QPSK and m-PSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบ เฟส วงจร m-bit ADC และ Mux เป็นส่วนหนึ่งของวงจร PC

### 3.5 สรุป

จากหลักการของโคฮีเรนท์ดีมอดูเลชั่นภาครับจะต้องสร้างสัญญาณ  $\phi_1$  เพื่อทำการ ซิงโครไนซ์กับสัญญาณของภาคส่ง ซึ่งระบบเฟสล็อกลูปสามารถที่จะสร้างสัญญาณซิงโครไนซ์ของ ภาครับกับสัญญาณภาคส่งได้โดยระบบคืนสัญญาณบีพีเอสเค, คิวพีเอสเค และเอ็มพีเอสเค แบบลูป เดียว เฟสเดียวบนพื้นฐานของเฟสล็อกลูปนั้นคุณลักษณะของวงจร PC ที่กั้นระหว่างวงจรกรองความถี่ ต่ำผ่าน และวงจร VCO จะต้องมีคุณลักษณะดังรูปที่ 3.5 ส่วนวงจร PC จะมีโครงสร้างอย่างไรก็ขึ้นอยู่ กับคุณลักษณะของตัวเปรียบเทียบเฟสที่นำมาใช้งานนั้นเอง บทต่อไปจะเป็นการวิเคราะห์ และจำลอง ระบบดีมอดูเลตที่ได้นำเสนอในบทนี้

### 3.6 เอกสารอ้างอิง

[1] S. Haykin, Digital Communication Systems, Wiley, 2013.

[2] J. G. Proakis and M. Salehi, *Digital Communications*, 5th ed., McGraw-Hill Education, 2007.

[3] https://en.wikipedia.org/wiki/Costas\_loop

## บทที่ 4

# การออกแบบระบบคืนสัญญาณ บีพีเอสเค คิวพีเอสเค เอ็มพีเอสเค แบบเฟสเดียว ลูป เดียว บนหลักการเฟสล็อคลูป

#### 4.1 บทนำ

จากบทที่ 3 ได้กล่าวถึงหลักการของระบบคืนสัญญาณ บีพีเอสเค, คิวพีเอสเค และเอ็มพีเอส เค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป ซึ่งบทนี้จะกล่าวถึงการออกแบบระบบด้วย หลักการพื้นฐานทางอิเล็กทรอนิกส์ เนื่องจากระบบวงจรนี้เป็นพื้นฐานบนหลักการเฟสล็อกลูปซึ่งเป็น ระบบการป้อนกลับแบบลบ (Negative Feedback) ดังนั้นการออกแบบจะต้องคำนึงถึงเสถียรภาพ ของระบบป้อนกลับแบบลบ ซึ่งจะพิจารณาว่าตำแหน่งโพลของฟังก์ชันถ่ายโอนในระบบปิด (closedloop system) อยู่ทางด้านซ้ายหรือไม่ ถ้าอยู่ทางด้านซ้ายหมดก์หมายความว่าระบบมีเสถียรภาพ นั่นเอง ในทฤษฎีของระบบควบคุม (control theory) ที่ศึกษาคุณสมบัติของฟังก์ชันถ่ายโอนของ ระบบเปิด (open-loop transfer function) หรือผลตอบสนองความถี่ของระบบเปิด เพื่อทำนาย เสถียรภาพของระบบปิดโดยใช้หลักการต่างๆเช่น เกณฑ์เสถียรภาพของไนควิส (Nyquist's stability criterion), ทางเดินของราก (root locus) ซึ่งเป็นหลักการพื้นฐานที่นำไปสู่การพิจารณา phase margin, gain margin โดยบทนี้จะนำเสนอขั้นตอนการออกแบบของระบบที่อยู่บนหลักการพื้นฐาน ของระบบป้อนกลับ

## 4.2 แบบจำลองเชิงเส้นของระบบคืนสัญญาณ บีพีเอสเค คิวพีเอสเค และเอ็มพีเอสเค แบบเฟส เดียว ลูปเดียว บนหลักการเฟสล็อคลูป

เริ่มจากการพิจารณาแบบจำลองเชิงเส้นสำหรับระบบคืนสัญญาณบีพีเอสเคแบบเฟสเดียว บนหลักการ เฟสล็อกลูปในสถานะล็อกของลูป ซึ่งบล็อกไดอะแกรมของระบบจะแสดงดังรูปที่ 4.1(a) สัญญาณ อินพุทถูกกำหนดโดย

$$s(t) = A\cos(\omega_{c}t + \phi_{i}(t))$$
(4.1)

เมื่อ A คือขนาดแอมพลิจูดของสัญญาณบีพีเอสเคมอดูเลต,  $\omega_c$  คือความถี่เชิงมุมของสัญญาณ บีพีเอสเคมอดูเลต,  $\phi_i(t)$  คือเฟสข้อมูล สำหรับบีพีเอสเคมอดูเลตมีค่า i={0,1} และ  $\theta_i(t) = \{0, \pi\}$  ซึ่ง สามารถดีมอดูเลตสัญญาณบีพีเอสเคจำเป็นต้องมีสัญญาณ v(t) = cos( $\omega_v t + \phi_v$ ) โดยที่  $\omega_c = \omega_v$  และ สัญญาณเอาท์พุทของวงจรเปรียบเทียบเฟส (phase detector) ถูกกำหนดโดย

$$\mathbf{u}_{d}(t) = \{ \operatorname{PD}[\mathbf{s}(t), \mathbf{v}(t)] \} = \mathbf{f}(\Delta \theta_{e}(t)), \text{ with } \Delta \theta_{e}(t) = \phi_{i}(t) - \phi_{v}$$

$$(4.2)$$

ในสถานะล็อกค่าผิดพลาดเฟสของตัวเปรียบเทียบเฟส  $\Delta \phi_{
m e}\left( t
ight)$  มีค่าน้อยมากดังนั้นสามารถเขียน  ${f u}_{
m d}\left( t
ight)$  ดังแสดงที่ (4.3)

$$u_d(t) \approx f\left(\Delta \theta_e(t)\right) = K_d \theta_e \tag{4.3}$$

โดย K<sub>d</sub> เรียกว่าอัตราขยายของตัวเปรียบเทียบเฟส และสัญญาณ **u**<sub>d</sub>(t) ประกอบด้วยสัญญาณข้อมูล และสัญญาณคลื่นพาห์ โดยส่วนใหญ่สัญญาณข้อมูลจะมีความถี่ต่ำกว่าสัญญาณคลื่นพาห์ ดังนั้นจะ ส่งผ่านสัญญาณ **u**<sub>d</sub>(t) ไปยังวงจรกรองความถี่ต่ำผ่าน (Lowpass filter, LPF) เพื่อกู้คืนสัญญาณ ข้อมูลกลับคืนมา ซึ่งแบบจำลองเชิงเส้นจะทำการละเลยวงจร Phase Controller (PC) ที่เป็นส่วนที่มี ความไม่เป็นเชิงเส้นอย่างมากจะคิดเฉพาะส่วนของอัตรขยาย K<sub>PC</sub> และสัญญาณเอาท์พุทของวงจร PC จะเป็นอินพุทของวงจรออสซิลเลเตอร์ที่ควบคุมด้วยแรงดัน (VCO) เพื่อสร้างสัญญาณความถี่ VCO ที่ ใช้เปรียบเทียบกับสัญญาณบีพีเอสเคมอดูเลต สำหรับแบบจำลองเชิงเส้นของระบบบีพีเอสเคจะมี ส่วนประกอบด้วยกันสี่บล็อกได้แก่ วงจรเปรียบเทียบเฟส, วงจรกรองสัญญาณความถี่ต่ำ, วงจรขยาย ของ PC และวงจร VCO แสดงดังรูปที่ 4.1(b) BPSK



รูปที่ 4.1 (a) วงจรคืนสัญญาณบีพีเอสเค เฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป (b) แบบจำลอง เชิงเส้น

สำหรับแบบจำลองเชิงเส้นรูปที่ 4.1(b) สามารถที่จะนำไปเขียนแสดงฟังก์ชันถ่ายโอนของแต่ละบล็อก ตามนี้

### 4.2.1 ตัวเปรียบเทียบเฟส (Phase Detector, PD)

สำหรับตัวเปรียบเทียบเฟสจะมีเอาท์พุทที่เปลี่ยนแปลงตามผลต่างเฟสอินพุท ซึ่งสามารถที่จะสร้าง แรงดันเฉลี่ยเอาท์พุทที่เปลี่ยนแปลงตามผลต่างเฟสอินพุท โดยในหัวข้อนี้จะเป็นตัวเปรียบเทียบเฟส แบบ positive edge triggered RSFFสามารถแสดงคุณลักษณะของเอาท์พุทและอินพุทดังรูปที่ 4.2 และสามารถแสดงฟังก์ชันถ่ายโอนดังที่ (4.4)



ร**ูปที่ 4.2** คุณลักษณะของ positive edge triggered RSFF (average output {Vy}) [4.1]

$$H_{PD}(s) = \frac{U_d(s)}{\theta_e(s)} = K_d$$
(4.4)

โดยตัวเปรียบเทียบเฟสชนิดนี้จะมีค่าอัตราขยายคงที่  $\mathrm{K_{d}}=\mathrm{V_{DD}}ig/2\pi$ 

#### 4.2.2 วงจรกรองความถี่ต่ำผ่าน (Lowpass filter, LPF)

วงจรกรองความถี่ต่ำผ่านจะทำการลดทอนสัญญาณความถี่สูง เนื่องจากส่วนใหญ่สัญญาณคลื่นพาห์จะ มีความถี่สูงกว่าสัญญาณข้อมูลมากกว่าสองเท่า ดังนั้นจึงใช้วงจรกรองสัญญาณความถี่ต่ำผ่านลำดับ หนึ่งสามารถแสดงฟังก์ชันถ่ายโอนดังที่ (4.5)

$$\mathbf{H}_{\mathrm{LPF}}(\mathbf{S}) = 1 / \left( 1 + \mathbf{s} / \boldsymbol{\omega}_{3} \right) \tag{4.5}$$

## 4.2.3 วงจรกรองความถี่ต่ำผ่านแบบ lag หรือ lag-lead

วงจรกรองชนิดนี้จะเป็นการใช้ตัวควบคุมแบบสัดส่วน (Proportional: P) และตัวควบคุม ปริพันธ์ (Integral: I) ซึ่งการเลือกวงจรกรองความถี่ต่ำผ่านชนิดนี้เพื่อทำการชดเชยเสถียรภาพของ ของระบบสามารถแสดงฟังก์ชันถ่ายโอนดังที่ (4.6)

$$H_{LF}(s) = \frac{U_{f}(s)}{U_{d}(s)} = \frac{1 + s\tau_{2}}{1 + s\tau_{1}}$$
(4.6)

### 4.2.4 อัตราขยายคงที่ของวงจร Phase Controller (PC)

จากหลักการของบทที่ 3 สำหรับระบบคืนสัญญาณบีพีเอสเค เฟสเดียว ลูปเดียว บนหลักการเฟสล้อก ลูปจะพบว่าวงจร PC จะมีอัตรขยายคงที่ K<sub>PC</sub>=2

### 4.2.5 วงจรออสซิลเลเตอร์ที่ควบคุมด้วยแรงดัน (VCO)

สำหรับวงจรออสซิลเลเตอร์ที่ควบคุมด้วยแรงดันจะเป็นวงจรที่สัญญาณแรงดันอินพุทส่งต่อมาจาก วงจรกรองความถี่ต่ำผ่านแบบ lag หรือ lag-lead แล้วจะทำการสร้างสัญญาณความถี่เอาท์พุทเพื่อทำ การเปรียบเทียบกับสัญญาณมอดูเลต สามารถที่จะเขียนฟังก์ชันถ่ายโอนดังที่ (4.7)

$$H_{vco}(s) = \frac{\phi_{v}(s)}{U_{f}(s)} = \frac{K_{vco}}{s}$$
(4.7)

โดยอัตราขยายคงที่ของวงจร VCO คือ K<sub>vco</sub>

ดังนั้นสามารถเขียนฟังก์ชันถ่ายโอนของระบบเปิดของระบบคืนสัญญาณบีพีเอสเค เฟสเดียวลูปเดียว บนหลักการเฟสล็อกลูปที่กำหนดด้วยอัตราส่วนระหว่าง  $\phi_{\rm v}({
m s})/\phi_{\rm t}({
m s})$  ดังที่ (4.8)

$$G_{OL}(s) = K_{so}K_{d} \frac{K_{vco}}{s} \frac{\left(1 + s\tau_{2}\right)}{\left(1 + s\tau_{1}\right)} \frac{1}{\left(1 + s/\omega_{3}\right)}$$
(4.8)

จากรูปที่ 4.3 จะเป็นการแสดงโบดีพล็อตทางขนาดของฟังก์ชันถ่ายโอนของระบบเปิด (G<sub>oL</sub>) สำหรับ การพล็อตคุณลักษณะที่มีความถี่เซิงมุม  $\omega_c$  โดยความถี่เซิงมุมกำหนดด้วย  $\omega_c = 1/\tau_2$  และอัตราขยาย พารามิเตอร์ K<sub>PC</sub>, K<sub>vco</sub>และ K<sub>d</sub> ที่ความถี่ต่ำโบดีพล็อตทางขนาดจะมีความชัน -40 dB/decade และที่ ความถี่เชิงมุม  $\omega_c$ , ซึ่งเป็นซีโร่ของวงจรกรองความถี่ต่ำผ่านแบบ lag/lead ดังนั้นขนาดจะมีการเปลี่ยน ความชันมาอยู่มีค่าเป็น -20 dB/decade เพื่อให้ระบบเสถียรความชันของเส้นโค้งทางขนาดควรตัดที่ 0dB ที่มีความชันน้อยกว่า -40 dB/decade โดยการออกแบบพารามิเตอร์ที่จะทำให้ระบบ เสถียรภาพก็คือขนาด 0 dB อยู่ที่ความถี่เชิงมุม  $\omega_c$  ซึ่งมีเฟสมาร์จิน 45<sup>°</sup> และที่ความถี่  $\omega_3$  ของวงจร กรองความถี่ต่ำผ่านหลัง PD จะเป็นตัวแปรสำคัญในการออกแบบให้ระบบเสถียรภาพซึ่งถ้าทำการ ออกแบบให้  $\mathbf{s} = \omega_3$  อยู่ที่ความถี่ต่ำกว่าความถี่เชิงมุม  $\omega_c$  จะส่งผลให้ความชันทางขนาดที่ความถี่ต่ำ จะมีค่า -60 dB/decade ทำให้ระบบมีโอกาสที่จะไม่เสถียรภาพ แต่อย่างไรก็ตาม  $\omega_3$  จะออกแบบให้ มีความถี่คัทออฟ (Cut off frequency) สอดคล้องกับอัตราการส่งข้อมูลที่ต้องการอัตราการส่งข้อมูลที่ สูง ดังนั้นส่วนใหญ่แล้วต่ำแหน่งโพลของ  $s = \omega_3$  จะมีค่ามากกว่าต่ำแหน่งซีโร่  $s = \omega_3$  ซึ่งการวางต่ำ แหน่งโพลของ  $s = \omega_3$  ต่ำกว่า OdB ของโบดีพล็อตทางขนาดเช่นนี้แทบจะไม่มีผลกระทบใดๆกับ ประสิทธิภาพแบบไดนามิกของลูปสามารถที่จะละเลยได้ในการวิเคราะห์ สำหรับฟังก์ชันถ่ายโอนของ ระบบเปิดสามารถที่จะนำไปคำนวณฟังก์ชันถ่ายโอนของระบบปิดกำหนดโดย

$$G_{CL}(s) = \frac{\Theta_2}{\Theta_1} \tag{4.9}$$

$$G_{CL}(s) = \frac{\frac{K_{vco}K_dK_{so}}{\tau_1} \left(1 + s\tau_2\right)}{s^2 + s\frac{\left(1 + K_{vco}K_dK_{so}\tau_2\right)}{\tau_1} + \frac{K_{vco}K_dK_{so}}{\tau_1}}$$
(4.10)



รูปที่ 4.3 โบดพล็อตทางขนาดของ  $G_{\scriptscriptstyle OL}$ 

จากฟังก์ชันถ่ายโอนของระบบปิดของระบบคืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียวบนพื้นฐาน เฟสล็อกลูปที่แสดงใน (4.10) สามารถที่จะแสดงกับฟังก์ชันถ่ายโอนของระบบปิดในรูปแบบปกติดัง แสดงใน (4.11)

$$G_{CL}(s) = \frac{2s\xi\omega_n + \omega_n^2}{s^2 + 2s\xi\omega_n + \omega_n^2}$$
(4.11)

ด้วยการทดแทน

$$\omega_n = \sqrt{\frac{K_{vco}K_dK_{so}}{\tau_1}} \tag{4.12}$$

และ

$$\xi = \frac{\omega_n \tau_2}{2} \tag{4.13}$$

โดยที่  $\, \omega_{
m n}^{} \,$  คือ ความถี่ธรรมชาติ และ  $\, \zeta \,$  คือ Damping Factor

## 4.3 ขั้นตอนการออกแบบระบบคืนสัญญาณบีพีเอส แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อค ลูป [4.2]

สำหรับระบบคืนสัญญาณบีพีเอสเคจะแสดงการออกแบบในหัวข้อนี้ สมมติว่าสัญญาณข้อมูลไบนารีถูก มอดูเลตด้วยสัญญาณคลื่นพาห์ ซึ่งสัญญาณคลื่นพาห์ถูกตั้งค่าไว้ที่ 100kHz ดังนั้นระบบคืนสัญญาณบี พีเอสเคจะทำงานที่ความถี่กลาง  $\omega_c = 2 \times \pi \times 100,000 = 628,318.5 \, rad/s$  สมมติอัตราการส่งข้อมูล  $f_s = 10 \, kbit/s$  สำหรับค่าพารามิเตอร์ของลูปจะมีค่าดังนี้  $K_d = 1/2\pi$ ,  $K_{PC} = 2$ ,  $K_{vco} = 125,663$ rad/s/Vสำหรับระบบคืนสัญญาณบีพีเอสเคนี้จะเป็นระบบอันดับสามประกอบด้วยวงจรกรองสัญญาณ $ความถี่ต่ำผ่านแบบลำดับที่หนึ่งหลังวงจรเปรียบเทียบเฟสที่มีค่าคงที่เวลา <math>\tau_3$ , วงจรกรองสัญญาณ ความถี่ต่ำผ่านแบบ lead-lag ก่อนเข้าอินพุทวงจร VCO ที่มีค่าคงที่เวลา  $\tau_1$  และ  $\tau_2$  ฟังก์ชันถ่ายโอน ระบบเปิดของระบบนี้สามารถแสดงใน (4.14)

$$G_{OL}(s) = K_{so}K_d \frac{K_{vco}}{s} \frac{(1+s\tau_2)}{(1+s\tau_1)} \frac{1}{(1+s\tau_3)}$$
(4.14)

### 4.3.1 การออกแบบเสถียรภาพของระบบด้วยวิธีพล็อตโบด

ต่อไปจะทำการวิเคราะห์เสถียรภาพด้วยการพล็อตโบดของฟังก์ชันถ่ายโอนระบบเปิด  $G_{OL}(s)$  โดยทำ การแทน § ด้วย j $\omega$  เพื่อทำการพล็อตทางขนาดและทางเฟสของ  $G_{OL}(s)$  เทียบกับ  $\omega$  ก่อนที่จะทำการ ออกแบบค่าพารามิเตอร์ของ  $\tau_1$ ,  $\tau_2$  และ  $\tau_3$  ของวงจรกรองสัญญาณความถี่ต่ำผ่านจะเริ่มทำการ พิจารณาด้วยความเข้าใจระบบการพล็อตทางขนาดและทางเฟสจะประกอบด้วยสามความถี่เชิงมุมนั้น คือ  $\omega_1 = 1/\tau_1$ ,  $\omega_2 = 1/\tau_2$  และ  $\omega_3 = 1/\tau_3$  โดยความถี่เชิงมุมที่  $\omega_1$  และ  $\omega_3$  จะสร้างโพลของฟังก์ชัน ถ่ายโอน  $G_{OL}(s)$ และความถี่เชิงมุมที่  $\omega_2$  จะสร้างซีโร่ของฟังก์ชันถ่ายโอน  $G_{OL}(s)$  ที่ความถี่ต่ำจะมี เทอมหลักของ 1/s ที่เกิดจากฟังก์ชันถ่ายโอนของวงจร VCO ซึ่งเมื่อทำการพล็อตทางขนาดจะเปลี่ยน

อยู่ในเทอมของ 1/jωส่งผลให้ความชันเป็น -20 dB/decade และมีมุมเฟสเป็นค่าคงที่เท่ากับ  $-90^{\circ}$ ต่อไปพิจารณาตำแหน่งของความถี่เชิงมุมของวงจรกรองสัญญาณความถี่ต่ำผ่านซึ่งความถี่เชิงมุมของ  $ω_1$  ที่เป็นส่วนที่ทำให้เกิดโพลของฟังก์ชันถ่ายโอนของ lead-lag จะต้องมีค่าน้อยกว่าความถี่เชิงมุม ของ  $ω_2$  ที่เป็นส่วนที่ทำให้เกิดซีโร่ของฟังก์ชันถ่ายโอนของ lead-lag และความถี่เชิงมุมของ  $ω_3$  ซึ่ง เป็นส่วนสำหรับการขจัดสัญญาณคลื่นพาห์ที่มีความถี่สูงเพื่อที่จะทำการกู้คืนสัญญาณข้อมูลกลับคืนมา โดยที่ส่วนใหญ่สัญญาณข้อมูลจะมีอัตราการส่งข้อมูลไม่ต่ำกว่าหนึ่งในสี่ของสัญญาณคลื่นพาห์ดังนั้น  $ω_3$  ควรจะมีค่ามากว่า  $ω_1$  ซึ่งเป็นส่วนที่ทำการขจัดสัญญาณเอซีเพื่อสร้างสัญญาณดีซีสำหรับอินพุท VCO จึงสรุปว่า  $ω_1 < ω_2$  และ  $ω_2 < ω_3$  ส่งผลให้การพล็อตทางขนาดที่ความถี่เชิงมุมที่  $ω_1$  มีความ ขันเป็น -40 dB/decade และการพล็อตทางเฟสที่ความถี่ต่ำจะเริ่มต้นที่  $-90^{\circ}$  ซึ่งที่ความถี่เชิงมุม  $ω_1$  จะมีแนวโน้มเบนลงไปยัง  $-180^{\circ}$  ซึ่งในกรณีนี้จะมีโอกาสที่จะทำให้ระบบไม่เสถียรภาพดังนั้นจึง ต้องทำการเลือกค่าความถี่เชิงมุมของ  $\omega_2$  มีค่าน้อยกว่าความถี่เชิงมุมของ  $\omega_3$  ส่งผลให้ส่งผลให้การ พล็อตทางขนาดที่ความถี่เชิงมุมที่  $\omega_2$  มีความขันเป็น -20 dB/decade และการพล็อตทางเฟสจะมี แนวโน้มไปยัง  $-90^{\circ}$  และที่ความถี่เชิงมุม  $\omega_3$  จะมีความชันเป็น -40 dB/decade และมีมุมเฟสแนวโน้มไปยัง  $-180^{\circ}$  อีกครั้ง สำหรับการพล็อตทางขนาดที่ค่า 0dB ที่ความถี่เชิงมุมนั้น เรียกว่า ความถี่ทรานซิสชั่น (transition frequency,  $\omega_T$ ) ที่ความถี่ทรานซิสชั่นอัตราขยายลูปเปิดมี ค่าเป็น 1 ระบบจะมีเสถียรภาพเมื่อเฟสของ  $G_{0L}(s)$ มีค่ามากกว่า  $-180^{\circ}$  สำหรับการพล็อตทางเฟสที่จุด นั้นคือ  $\varphi(\omega_T)$  และค่าผลลัพธ์ที่เกิดจาก  $180^{\circ} + \varphi(\omega_T)$  เรียกว่าเฟสมาร์จิน  $\varphi_m$  หรือจะกล่าวอีกนัยหนึ่ง ระบบจะมีเสถียรภาพเมื่อเฟสของ  $G_{0L}(s)$ มีค่ามากกว่า  $-180^{\circ}$  สำหรับการพล็อตทางเฟสที่จุด นั้นคือ  $\varphi(\omega_T)$  และค่าผลลัพธ์ที่เกิดจาก  $180^{\circ} + \varphi(\omega_T)$  เรียกว่าเฟสมาร์จิน  $\varphi_m$  หรือจะกล่าวอีกนัยหนึ่ง ระบบจะมีเสถียรภาพเมื่อเฟสมาร์จินมีค่าเป็นบวก ในวิชาวิศวกรรมควบคุมจะพยายามรักษาเฟสมาร์จิ นอยู่ระหว่าง  $30^{\circ}$  ถึง  $60^{\circ}$  สำหรับกรณีที่เฟสของ  $\varphi(\omega_{\phi=180})$ มีค่าเป็น  $-180^{\circ}$  ระบบจะมีเสถียรภาพ เมื่อเกลมาร์จินมีค่าเป็นบวก ในวิชาวิศวกรรมควบคุมจะพยายามรักษาเฟสมาร์จิ นอยู่ระหว่าง  $30^{\circ}$  ถึง  $60^{\circ}$  สำหรับกรณีที่เฟสของ  $\varphi(\omega_{\phi=180})$ มีค่าเป็น  $-180^{\circ}$  ระบบจะมีเสถียรภาพ เมื่อเกลมาร์จิ นอยู่ระหว่าง  $30^{\circ}$  ถึง  $60^{\circ}$  สำหรับกรณีที่เฟสของ  $\varphi(\omega_{\phi=180})$ มีค่าเป็น  $-180^{\circ}$  ระบบจะมีเสถียรภาพ เมื่อเกลมาร์จิ นอยู่ระหว่าง  $30^{\circ}$  ถึง  $60^{\circ}$  สำหรับกรณีที่เฟสของ  $\varphi(\omega_{\phi=180})$ มีค่าเป็น  $-100^{\circ}$  และผลลัพธ์ที่เกิดจาก  $0 - G_{0L}(\omega_{\phi=180})$  dB เรียกว่าเกนมาร์จิน  $G_m$  หรือจะกล่าวอีกนัยหนึ่งระบบจะมีเสถียรภาพเมื่อเกนมาร์จิน และเปลมร์จิน และเปลมร์จินของระบบที่มีเสถียรภาพกับระบบที่ไม่ มีเสถียรภาพกับระบบที่ไม่ มีเสถียรภาพกับระบบที่ไม่ มีเสถียรภาพกับระบบที่ไม่ มีเสถียรภาพกับระบบที่ไม่ มีเสถียรภาพกับระบบที่ไม่ มีค่าเป็นบวก ที่งจะแสดงรูปของเกนมาร์จิน และเฟสมาร์จินของระบบที่มีเสถียรภาพกับระบบที่ไม่ มีเสถียรภาพกับระบบที่ไม่





จากการวิเคราะห์ก่อนหน้านี้ด้วยความเข้าใจของการพล็อตโบด จึงสรุปว่าระบบควรจะมีความถี่เชิงมุม ดังนี้  $\omega_1 < \omega_2 < \omega_3$  โดยความถี่เชิงมุม  $\omega_1$  และ  $\omega_3$  จะสร้างโพลของระบบ และความถี่เชิงมุมของ  $\omega_2$ จะสร้างซีโร่ของระบบซึ่งการวางต่ำแหน่งจะมีความถี่ทรานซิสชั่นเป็นความถี่อ้างอิงเพื่อใช้สำหรับการ ออกแบบค่าพารามิเตอร์เหล่านี้ สำหรับการออกแบบลูปของระบบจะเริ่มต้นจากค่า  $\omega_{3dB}$  ซึ่งส่วนใหญ่ จะมีค่า  $(0.05...0.1) \times \omega_c$  [4.2] และต่อไปจะทำการกำหนดค่า  $\omega_T = \omega_{3dB}/1.33$ ซึ่งสามารถที่จะทำการ ออกแบบตามขั้นตอนต่อไปนี้ **ขั้นตอนที่ 1** เริ่มจากการตั้งค่าของความถี่  $\omega_{3dB} = 0.05 \times \omega_c$  ดังนั้น  $\omega_{3dB} = 31,415.93 \text{ rad/s}$  ซึ่ง สามารถหาค่าความถี่ทรานซิสชั่น  $\omega_T = \omega_{3dB}/1.33 = 23,621 \text{ rad/s}$  โดยจะทำการตั้งค่า  $\omega_2 = \omega_T$  ที่ ความถี่เชิงมุม  $\omega_2$  การพล็อตทางขนาดจะมีความขันเปลี่ยนจาก -40 dB/decade มาเป็น -20 dB/decade และการพล็อตทางเฟสจะมีค่า  $-135^\circ$  ดังนั้นเฟสมาร์จินของระบบจะกลายเป็น  $\varphi_m = -45^\circ$  ซึ่งเพียงพอที่จะทำให้ระบบมีเสถียรภาพ และ  $\tau_2 = 42\mu s$ 

**ขั้นตอนที่ 2** กำหนดความถี่เชิงมุมของ  $\omega_3$  เนื่องจากวงจรกรองความถี่ต่ำผ่านจะต้องทำการขจัด สัญญาณคลื่นพาห์ที่มีค่า  $\omega_c = 2 \times 2\pi \times 100,000 = 628,318.5$  rad/s ซึ่งเป็นค่าที่มากกว่าอัตราการส่ง ข้อมูลอยู่ 10 เท่า ดังนั้นเพื่อความเหมาะสมจะทำการตั้งค่าความถี่เชิงมุมของ  $\omega_3$  ให้มีค่า 2 เท่าของ อัตราการส่งข้อมูล  $\omega_3 = 2 \times 2\pi \times 10,000 = 125,663.7$  rad/s

**ขั้นตอนที่ 3** ขั้นตอนต่อไปทำการหาค่าพารามิเตอร์ของ **τ**<sub>1</sub> ซึ่งสามารถที่จะระบุได้ว่าอัตราขยาย ฟังก์ชันถ่ายโอนระบบเปิดมีค่าเป็น 1 ที่ความถี่เชิงมุม ω = ω<sub>2</sub> จากสมการที่ (4.14) สามารถที่จะ นำมาใช้เพื่อหาค่า **τ**<sub>1</sub> แสดงใน (4.15)

$$G_{OL}(\omega_2) = 1 \approx \frac{K_{so}K_d K_{vco}}{\omega_2^2 \tau_1}$$
(4.15)

จากสมการที่ (4.15) ทำให้เกิดผลลัพธ์ของ  $\tau_1 = 71.7 \mu s$  ดังนั้นสามารถที่จะนำค่า  $\tau_1$  เพื่อหา ค่าพารามิเตอร์ของความถี่ธรรมชาติจากสมการที่ (4.12) ทำให้เกิดผลลัพธ์ของ  $\omega_n = 23,621$  rad/s และมีค่า  $\xi = 0.47$ 

จากขั้นตอนการออกแบบเสถียรภาพของลูปด้วยการออกแบบค่าพารามิเตอร์วงจรกรองความถี่ต่ำผ่าน แบบ  $H_{LPF}(S) = 1/(1 + s\tau_3)$  และ  $H_{LF}(s) = 1 + s\tau_2/1 + s\tau_1$  สามารถนำฟังก์ชันถ่ายโอนระบบเปิด ของสมการ (4.16) ไปพล็อตของโบดทางขนาดและเฟสในโปรแกรม Matlab แสดงผลดังรูปที่ 4.5



(a) โครงสร้างดีมอดูเลเตอร์ BPSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส



(b) ผลการพล็อตโบดทางขนาด และเฟสของโครงสร้างรูปที่ 4.5(a) จากหัวข้อ 4.3.1 **รูปที่ 4.5** ผลการพล็อตโบดทางขนาด และเฟสของ  $G_{OL}$  (s) โดยที่  $P_m = 63.8^{\circ}$  ที่ความถี่ 27.1 krad/s จากการพล็อตโบดทางขนาด และเฟสของรูปที่ 4.5 โดยระบบมีเสถียรภาพมีเฟสมาร์จิน  $P_m = 63.8^{\circ}$  ซึ่งค่าเฟสมาร์จินมีค่ามากกว่า  $45^{\circ}$  เพื่อชดเชยค่าโหลดคาปาซิเตอร์ในระบบ แต่เนื่องจาก บีพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูปมีความต้องการของสัญญาณข้อมูลหลังวงจร กรองความถี่ต่ำผ่าน  $H_{LPF}(S) = 1/(1 + s\tau_3)$  ที่มีการลดทอนสัญญาณความถี่สูงอย่างมากเพื่อลด ความผิดพลาดของการทำงานของ Phase controller ดังแสดงในรูปที่ 4.1(a) ดังนั้นจะทำการลด ความถี่เชิงมุมของ  $\omega_3 = 1.5 \times 2\pi \times 10,000 = 94,247.78 \text{ rad/s}$  โดยความถี่เชิงมุม  $\omega_3 > \omega_2$  ดังนั้นระบบ ยังมีเสถียรภาพ อีกวิธีสำหรับการออกเสถียรภาพของระบบป้อนกลับแบบลบสามารถที่จะตรวจสอบ ด้วยการใช้วิธีโลกัสของราก (Root locus)

#### 4.3.2 การออกแบบเสถียรภาพของระบบด้วยวิธีของโลกัสของราก [4.3]

วิธีโลกัสของรากสามารถทำนายผลกระทบที่มีต่อตำแหน่งของโพลระบบปิดของการเปลี่ยนแปลงค่า เกน หรือการเพิ่มโพลและซีโร่ของระบบเปิด ดังนั้นจึงมีความต้องการที่นักออกแบบจะต้องมีความ เข้าใจอย่างดีของวิธีโลกัสของรากระบบปิด สำหรับการพล็อตโลกัสของรากจะพิจารณาเงื่อนไขของ ขนาดและมุมเฟสเริ่มพิจารณาจากระบบป้อนกลับแบบลบแสดงดังรูปที่ 4.6 และฟังก์ชันถ่ายโอนของ ระบบปิดแสดงใน (4.17)

$$\frac{C(s)}{R(s)} = \frac{G(s)}{1 + G(s)H(s)}$$
(4.17)



รูปที่ 4.6 ระบบป้อนกลับแบบลบ

สมการคุณลักษณะสำหรับระบบปิดนี้ได้ด้วยการตั้งค่าตัวส่วนของสมการที่ (4.17) เท่ากับศูนย์นั่น แสดงใน (4.18)

$$1 + G(s)H(s) = 0$$
  
G(s)H(s) = -1 (4.18)

จากสมการที่ (4.18) สามารถแบ่งออกเป็นสองสมการนั้นคือมุมเฟส และขนาดแสดงใน (4.19) และ แสดงใน (4.20) ตามลำดับ

$$\angle G(s)H(s) = \pm 180(2k+1) \qquad k = (0,1,2,...)$$

$$(4.19)$$

$$|G(s)H(s)| = 1 \qquad (4.20)$$

สำหรับหัวข้อนี้จะทำการพล็อตโลกัสของรากของฟังก์ชันถ่ายโอนระบบเปิดของระบบบีพีเอสเค แบบ เฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูปดังสมการใน (4.16) แต่เนื่องจากมีความต้องการ ค่าพารามิเตอร์ ω<sub>3</sub> = 1.5 × 2π × 10,000 = 94,247.78 rad/s ดังนั้นสามารถเขียนฟังก์ชันถ่ายโอน G<sub>OL</sub>(s) แสดงใน (4.21) และพล็อตโลกัสของรากแสดงผลดังรูปที่ 4.7



**รูปที่ 4.7** ผลการพล็อตโลกัสของรากของ G<sub>OL</sub> (s) โดยที่เกน 1 โพล-2.1e+04-1.74e+04i ของ โครงสร้างรูปที่ 4.5(a)

จากการพล็อตโลกัสของรากของ **G**<sub>OL</sub>(s) โดยที่เกน 1 โพล -2.1e+04-1.74e+04i และ Damping Factor 0.768 ซึ่งจะพบว่าการออกแบบฟังก์ชันถ่ายโอนวงเปิดของระบบบีพีเอสเค แบบเฟสเดียว ลูป เดียว บนหลักการเฟสล็อคลูปดังใน (4.21) ระบบมีเสียรภาพ จากการออกแบบเสถียรภาพด้วยวิธีของ โบด และวิธีโลกัสของรากในหัวข้อ 4.3.1 และ 4.3.2 ตามลำดับสามารถนำผลการออกแบบไปจำลอง ระบบบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล์อคลูป ด้วยโปรแกรม Simulink Matlab แสดงดังรูปที่ 4.8


(a) วงจรคืนสัญญาณบีพีเอสเค เฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป



(b) บล็อกโครงสร้างระบบบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูปบน Simulink



(c) ผลการจำลองบล็อกโครงสร้างระบบบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูปบน Simulink Matlab ความถี่คลื่นพาห์ 100kHz และอัตราการส่งข้อมูล 10kbit/s



(d) ผลการจำลองบล็อกโครงสร้างระบบบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูป บน Simulink Matlab ความถี่คลื่นพาห์ 100kHz และอัตราการส่งข้อมูล 10kbit/s ที่ขยายเพื่อดู dynamic ของระบบ

**รูปที่ 4.8** การจำลองระบบบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูปบน Simulink Matlab ตามการออกแบบเสถียรภาพของระบบในหัวข้อ 4.3.1 และ 4.3.2 สำหรับผลการจำลองระบบที 4.8(b) บน Simulink Matlab สามารถกู้คืนสัญญาณข้อมูลที่อัตราการ ส่งข้อมูล 10kbit/s ที่ความถี่คลื่นพาห์ช่วงระหว่าง 99.2kHz ถึง 100.8kHz เมื่อพิจารณาลูป dynamic ที่ทำการออกแบบให้มี ξ=0.768 ซึ่งเป็น underdamped โดยเป็นการประมาณในระบบ second order แต่ระบบบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูป มีมากกว่า 2 order เมื่อ พิจารณาจากรูปที่ 4.8(d) ในช่องสี่เหลี่ยมจะพบว่าการเข้าสู่สถานะคงที่อาจจะใช้เวลาที่มากเกินไป ส่งผลให้การกู้สัญญาณข้อมูลมีอัตราการส่งที่ 0.1 เท่าของสัญญาณคลื่นพาห์ และการทำงานของวงจร PC จะมีการตัดสินใจที่ผิดพลาดในช่วงนี้ด้วย (สีเหลี่ยมในรูปที่ 4.8(d)) แต่อย่างไรก็ตามการลดเวลาจะ ไม่สามารถลดได้ต่ำมากเนื่องจากจะทำให้มีค่า overshoot ที่สูงเกินไป และถ้าลดมากอาจจะทำให้ ระบบเป็น undamped

**4.4 วงจรดิสครีตของระบบคืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูป** สำหรับวงจรดิสครีตของระบบคืนสัญญาณบีพีเอส แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป ประกอบด้วยไอซี 74HCT4046A (Phase Lock Loop with VCO), LM339 (Single Supply Quad Comparators), LM324N (Quad-Operational Amplifiers), และMC14051B (Analog Multiplexers/DeMultiplexers ก่อนที่จะทำการออกแบบเสถียรภาพของระบบจำเป็นต้องทราบ ค่าพารามิเตอร์ K<sub>d</sub>, K<sub>vco</sub>, K<sub>PC</sub> และระบบคืนสัญญาณบีพีเอสเคจะทำงานที่ความถี่กลาง  $\omega_c = 2 \times 2\pi \times 100,000 = 628,318.5 \, \text{rad/s}$  และต้องการอัตราการส่งข้อมูล  $f_s = 40 \, \text{kbit/s}$  ส่วน ของพารามิเตอร์ที่กล่าวมาจะแสดงวิธีการออกแบบ และได้มาของค่าพารามิเตอร์เหล่านี้ตามหัวข้อ ดังนี้

#### 4.4.1 ตัวเปรียบเทียบเฟส RSFF positive edge-triggered

วงจรตัวเปรียบเทียบเฟส RSFF positive edge-triggered เป็นส่วนที่อยู่ในไอซี 74HCT4046A แสดง ดังรูปที่ 4.9(a) โดยสามารถที่จะทำการทดสอบฟังก์ชันการทำงานของตัวเปรียบเทียบเฟสนี้ด้วยการ ป้อนสัญญาณความถี่กลาง  $\omega_c$  ที่มีผลต่างเฟสต่างกันตั้งแต่ **0** ถึง  $2\pi$  เรเดียนไปยังขา SIG<sub>IN</sub>(set) และ ขา COMP<sub>IN</sub>(reset) แล้วทำการวัดค่าแรงดันเฉลี่ยเอาท์พุทของตัวเปรียบเทียบเฟสนี้ที่ขา PC3<sub>out</sub>(Q) แสดงดังรูปที่ 4.9(b) สามารถหาค่าพารามิเตอร์ K<sub>d</sub> ดังที่ (4.4) ไฟเลี้ยงที่ป้อนให้กับไอซี 74HCT4046A มีค่า **V**<sub>DD</sub> = 5 V ดังนั้นค่าพารามิเตอร์ K<sub>d</sub> สามารถแสดงดังใน (4.22)

(a) วงจร RSFF edge triggered [4.5]

45



**(b)** การทดสอบ RSFF edge triggered

รูปที่ 4.9 วงจร และการทดสอบ RSFF edge triggered ในไอซี 74HCT4046A 4.4.2 วงจรออสซิลเลเตอร์ควบคุมด้วยแรงดัน (VCO) เป็นส่วนที่อยู่ในไอซี 74HCT4046A แสดงดังรูป สำหรับวงจรออสซิลเลเตอร์ควบคุมด้วยแรงดัน (VCO) เป็นส่วนที่อยู่ในไอซี 74HCT4046A แสดงดังรูป ที่ 4.10(a) โดยความถี่ต่ำสุดที่ต้องการมีค่า  $f_{min} = 52 \text{ kHz}$ , ความถี่กลางที่ต้องการมีค่า $f_0 = 97 \text{ kHz}$ และความถี่สูงสุดที่ต้องการ  $f_{max} = 142 \text{ kHz}$  สำหรับค่าพารามิเตอร์ของตัวเก็บประจุ  $C_1 = 171 \text{ pF}$ และตัวต้านทาน  $R_1 = 56 \text{ k}\Omega$  และตัวต้านทาน  $R_2 = 150 \text{ k}\Omega$  สำหรับที่มาของความถี่ และ ค่าพารามิเตอร์ตัวเก็บประจุ และตัวต้านทานสามารถที่จะดูจากเอกสาร (Data sheet acquired from Harris Semiconductor. SCHS204J) สามารถแสดงกราฟคุณลักษณะของ VCO ดังรูปที่ 4.10(b) สำหรับค่าอัตราขยายคงที่ของ VCO (K<sub>vco</sub>) สามารถหาได้ดังที่ (4.7) โดยจะแสดงค่า K<sub>vco</sub>ของวงจร VCO ที่ได้ออกแบบดังที่ (4.23)







### 4.4.3 วงจรเปรียบเทียบสัญญาณแรงดัน (Voltage Comparator)

สำหรับวงจรเปรียบเทียบสัญญาณแรงดันจะใช้ไอซี LM339 Quad Single Supply Comparators โดยวงจรนี้จะมีหน้าที่เปรียบสัญญาณแรงดันอินพุท กับสัญญาณแรงดันอ้างอิง เมื่อสัญญาณแรงดัน อินพุทมีค่ามากกว่าสัญญาณแรงดันอ้างอิง  $V_{\rm in} > V_{\rm ref}$  สัญญาณเอาท์พุทของวงจรเปรียบเทียบแรงดัน จะมีค่าเป็น  $V_{\rm DD}$  และในทางตรงกันข้ามเมื่อสัญญาณแรงดันอินพุทมีค่าน้อยกว่าสัญญาณแรงดันอ้างอิง  $V_{\rm in} < V_{\rm ref}$  สัญญาณเอาท์พุทของวงจรเปรียบเทียบแรงดันจะมีค่าเป็น 0 แสดงวงจรเปรียบเทียบ แรงดันของ LM339 ที่ใช้ในระบบคืนสัญญาณบีพีเอส แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป ดังรูปที่ 4.11



รูปที่ 4.11 Noninverting Comparator with Hysteresis [4.6]

#### 4.4.4 วงจรขยายผลต่างโดยใช้ออปแอมป์ (Difference Amplifier)

วงจรขยายผลต่างเป็นวงจรที่สัญญาณเอาท์พุทเป็นผลลบของสัญญาณอินพุททั้งสองขาของ ออปแอมป์ และเป็นวงจรที่มีกระบวนการป้อนกลับแบบลบเพื่อควบคุมอัตราขยายเป็นไปตามต้องการ โดยวงจรขยายผลต่างนี้จะใช้ออปแอมป์ไอซี LM324N และมีอัตราขยายสองเท่าสำหรับความสัมพันธ์ ระหว่างเอาท์พุทและอินพุทของวงจรขยายผลต่างดังที่ (4.24) และสามารถแสดงวงจรขยายผลต่างดัง รูปที่ 4.12



ร**ูปที่ 4.12** วงจรขยายผลต่างโดยใช้ออปแอมป์ LM324N [4.7]

$$V_{out} = \left(V_2 - V_1\right) \left(R_2 / R_1\right)$$

(4.24)

#### 4.4.5 อนาล็อคมัลติเพล็กซ์เซอร์ และดีมัลติเพล็กซ์เซอร์

สำหรับวงจรอนาล็อคมัลติเพล็กซ์เซอร์จะใช้ไอซี MC14051B โดยวงจรนี้จะใช้สำหรับเป็นวงจรที่เลือก ค่าแรงดันดีซี 0 หรือ V<sub>DD</sub>/2 เพื่อไปลบกับสัญญาณแรงดันดีมอดดูเลตบีพีเอสเคดังรูปที่ 4.1(a) โดย การเชื่อมต่อวงจรอนาล็อคมัลติเพล็กซ์เซอร์เพื่อให้ทำหน้าที่ตามหลักการคืนสัญญาณบีพีเอสเค แบบ เฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูปแสดงดังรูปที่ 4.13



**รูปที่ 4.13** การเชื่อมต่อวงจรอนาล็อคมัลติเพล็กซ์เซอร์ [4.8]

#### 4.4.6 วงจร Phase Controller (PC)

สำหรับวงจรดิสครีตของวงจร Phase Controller (PC) จะประกอบด้วยวงจรเปรียบเทียบสัญญาณ แรงดัน , วงจรขยายผลต่างโดยใช้ออปแอมป์ และวงจรอนาล็อคมัลติเพล็กซ์เซอร์ ซึ่งหลักการเชื่อมต่อ วงจร PC จะเป็นดังรูปที่ 4.14(b) แสดงวงจรดิสครีตของวงจร PC ดังรูปที่ 4.14 สำหรับการทดสอบ วงจร PC รูปที่ 4.14(b) ด้วยการป้อนสัญญาณทดสอบสีเหลืองดังรูปที่ 4.14(b) ,สัญญาณสีฟ้าเป็น เอาท์พุทของวงจรเปรียบเทียบสัญญาณแรงดัน ,สัญญาณสีชมพูเป็นสัญญาณเอาท์พุทของวงจรอนา ล็อคมัลติเพล็กซ์เซอร์ และสัญญาณสีเขียวเป็นเอาท์พุทของวงจร PC



(a) บล็อกไดอะแกรมของวงจร PC ของระบบคืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บน หลักการเฟสล็อคลูป



(b) วงจร PC ของระบบคืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูป



(c) การทดสอบวงจร PC ที่อัตราการส่งข้อมูล 4kbit/s



**(d)** การทดสอบวงจร PC ที่อัตราการส่งข้อมูล 40kbit/s

รูปที่ 4.14 วงจร และการทดสอบวงจร PC ของระบบคืนสัญญาณบีพีเอสเค สำหรับการทดสอบวงจร PC ของรูปที่ 4.14(b) และรูปที่ 4.14(c) เป็นการทดสอบตามหลักที่กล่าวมา ในรูปที่ 3.13 สำหรับการทดสอบวงจร PC จะพบว่าเมื่อความถี่ของสัญญาณอินพุทสีเหลืองมีค่ามากขึ้น วงจร PC จะมีการทำงานได้ไม่ดี ซึ่งวงจร PC มีส่วนเกี่ยวข้องกับความถี่ของสัญญาณข้อมูลสามารถที่ จะแสดงฟังก์ชันถ่ายโอนของระบบเปิดดังที่ (4.25) และแสดงผลการพล็อตโบดดังรูปที่ 4.15



(a) วงจรคืนสัญญาณบีพีเอสเค เฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป



(b) วงจรดิสครีตของคืนสัญญาณบีพีเอสเค เฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป Bode Diagram Gm = Inf dB (at Inf rad/s) , Pm = 51.6 deg (at 2.98e+04 rad/s)



(c) ผลการพล็อตโบดทางขนาด และเฟสของโครงสร้างรูปที่ 4.15(a) จากหัวข้อ 4.4.7 **รูปที่ 4.15** ผลการพล็อตโบดทางขนาด และเฟสของ  $G_{OL}(s)$ โดยที่ $P_m = 51.6^\circ$ ที่ความถี่ 29.8 krad/s ้จากขั้นตอนการออกแบบข้างต้นสามารถที่จะนำค่าที่ได้จากกการออกแบบมาทำการหาค่าอิมพีแดนซ์ และค่าตัวเก็บประจุของวงจรกรองสัญญาณความถี่ต่ำผ่าน (Low pass filter , LPF) ของวงจรกรอง หลังวงจรเปรียบเทียบเฟส (PD) และวงจรกรองหลังวงจร PC ก่อนเข้าเป็นอินพุทวงจร VCO จากรูปที่ เป็นวงจรคืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียวบนหลักการเฟสล็อกลูป 4.15 ซึ่งมี ค่าพารามิเตอร์ของวงจรกรองดังนี้  $R_{_3}$  = 2.65 k  $\Omega$  ,  $C_{_2}$  = 1 nF และ  $R_{_1}$  = 3.6 k  $\Omega$  ,  $R_{_2}$  = 420  $\Omega$ และ  $C_1 = 100 \, nF$  ก่อนจะทำการทดสอบระบบคืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บน หลักการเฟสล็อกลูป จำเป็นต้องการสร้างวงจรบีพีเอสเคมอดูเลอเตอร์ เพื่อเป็นสัญญาณอินพุทของ การทดสอบระบบ โดยที่วงจรมอดูเลเตอร์จะประกอบด้วย Pseudorandom binary sequence (PRBS) เพื่อสร้างสัญญาณข้อมูล , วงจร Digital Phase Splitter เพื่อสร้างสัญญาณคลื่นพาห์ที่มีเฟส 0, 90,180 และ 270 องศา โดยที่สัญญาณเอาท์พุทจะมีความถี่น้อยกว่าความถี่อินพุทสองเท่า และ ้วงจร Dual 4 Line to 1 Line Data selectors เพื่อเป็นส่วนในการมอดูเลตบีพีเอสเค สมมติสัญญาณ ้ข้อมูลบิต 0 เลือกสัญญาณคลื่นพาห์เฟส 0 องศา และสัญญาณข้อมูลบิต 1 เลือกสัญญาณคลื่นพาห์เฟส 180 องศา แสดงดังรูปที่ 4.16



(b) ผลการวัดวงจรบีพีเอสเคมอดูเลเตอร์

รูปที่ 4.16 วงจร และผลการวัดวงจรบีพีเอสเคมอดูเลเตอร์

สำหรับการทดสอบจะแสดงดังรูปที่ 4.17 โดยจากการทดสอบค่าพารามิเตอร์ของอิมพีแดนซ์ของวงจร กรองความถี่ต่ำผ่านหลังวงจร PD จะมีค่าที่เปลี่ยนไปบ้างเพื่อความเหมาะสมของอัตราการส่งข้อมูล โดยค่าพารามิเตอร์ที่ใช้ในวงจรกรองนี้ที่เปลี่ยนไปนั้นในทางอุดมคติผลกระทบของเสถียรภาพของ ระบบคืนสัญญาณบีพีเอสจะมีผลกระทบน้อยมากค่าพารามิเตอร์ที่ใช้ในการทดสอบ  $R_3 = 5.4 \mathrm{k}\Omega$ ,  $C_2 = 1 \mathrm{nF}$  และ  $R_1 = 3.6 \mathrm{k}\Omega$ ,  $R_2 = 420 \Omega$  และ  $C_1 = 100 \mathrm{nF}$ 



(a) วงจรทดสอบระบบคืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป



(b) ผลการวัดรูปที่ 4.17 (a) ที่อัตราส่งข้อมูล 40kbit/s และสัญญาณคลื่นพาห์ 113.25kHz รูปที่ 4.17 วงจร และผลการวัดระบบคืนสัญญาณบีพีเอสเค

จากการออกแบบเสถียรภาพของระบบคืนสัญญาณบีพีเอสเคข้างต้นด้วยพารามิเตอร์ของวงจรกรอง ความถี่ต่ำผ่านหลังวงจร PD และวงจรกรองความถี่ต่ำผ่านหลังวงจร PC นอกความเสถียรภาพของ ระบบคืนสัญญาณ , อัตราการส่งสัญญาณข้อมูล , Bit error rate แล้วสิ่งสำคัญอีกอย่างของ ประสิทธิภาพนั้นคือช่วงของการล็อกความถี่ของระบบคืนสัญญาณ (Lock range) และช่วงการ เข้าล็อกความถี่หลังจากที่หลุดล็อกของระบบคืนสัญญาณ (Capture range) โดยจะทำการพล็อต คุณลักษณะของระบบคืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป ซึ่งจะทำ การวัดผลที่อัตราการส่งข้อมูล 5kbit/s , 20kbit/s และ 40kbit/s แสดงดังรูปที่ 4.18



(a) อัตราการส่งข้อมูล 5kbit/s



(c) อัตราการส่งข้อมูล 40kbit/s

**รูปที่ 4.18** คุณลักษณะของระบบคืนสัญญาณบีพีเอสเค เฟสเดียว ลูปเดียว บนพื้นบานเฟสล็อกลูป สำหรับผลการวัดคุณลักษณะของระบบคืนสัญญาณบีพีเอสเครูปที่ 4.18 พบว่าเมื่อเพิ่มอัตราการส่ง ข้อมูลช่วงการล็อกความถี่ (Lock range) ช่วงการเข้าล็อกความถี่ (Capture range) ที่อัตราการส่ง ข้อมูล 40kbit/s จะมีช่วง lock range และ capture range ที่แคบกว่าที่อัตราการส่งข้อมูล 5kbit/s และ 20kbit/s ส่วนหัวข้อถัดไปหัวข้อที่ 4.5 ซึ่งเป็นการพัฒนาเป็นระบบคืนสัญญาณคิวพีเอสเค แบบ เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป

# 4.5 ขั้นตอนการออกแบบระบบคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟส ล็อคลูป [4.2]

สำหรับระบบคืนสัญญาณคิวพีเอสเคจะแสดงการออกแบบในหัวข้อนี้ สมมติว่าสัญญาณข้อมูลถูกมอดู เลตด้วยสัญญาณคลื่นพาห์ ซึ่งสัญญาณคลื่นพาห์ถูกตั้งค่าไว้ที่ 100kHz ดังนั้นระบบคืนสัญญาณคิวพี เอสเคจะทำงานที่ความถี่กลาง  $\omega_c = 2 \times \pi \times 100,000 = 628,318.5 \, rad/s$  สมมติอัตราการส่งข้อมูล  $f_s = 10 \, kbit/s$  สำหรับค่าพารามิเตอร์ของลูปจะมีค่าดังนี้  $K_d = 1/2\pi$ ,  $K_{so} = 4$ ,  $K_{vco} = 125,663$ rad/s/V สำหรับระบบคืนสัญญาณคิวพีเอสเคนี้จะเป็นระบบอันดับสามประกอบด้วยวงจรกรอง สัญญาณความถี่ต่ำผ่านแบบลำดับที่หนึ่งหลังวงจรเปรียบเทียบเฟสที่มีค่าคงที่เวลา  $\tau_3$ , วงจรกรอง สัญญาณความถี่ต่ำผ่านแบบ lead-lag ก่อนเข้าอินพุทวงจร VCO ที่มีค่าคงที่เวลา  $\tau_1$  และ  $\tau_2$ ฟังก์ชันถ่ายโอนระบบเปิดของระบบนี้สามารถแสดงใน (4.26)

$$G_{OL}(s) = K_{so}K_d \frac{K_{vco}}{s} \frac{(1+s\tau_2)}{(1+s\tau_1)} \frac{1}{(1+s\tau_3)}$$
(4.26)

#### 4.5.1 การออกแบบเสถียรภาพของระบบด้วยวิธีของพล็อตโบด

สำหรับการออกแบบเสถียรภาพของระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐาน เฟสล็อกลูป จะมีขั้นตอนเหมือนหัวข้อที่ 4.3.1 เพียงอัตราขยายของ K<sub>so</sub> = 4 สามารถแสดงฟังก์ชัน ถ่ายโอนดังที่ (4.27) และผลการพล็อตโบดทางขนาด และเฟสของฟังก์ชันถ่ายโอนดังรูปที่ 4.19

$$G_{OL}(s) = \frac{1.106 \times 10^9 \, s + 26.3 \times 10^{12}}{s^3 + 0.54 \times 10^6 \, s^2 + 0.33 \times 10^9 \, s} \tag{4.27}$$



(b) ผลการพล็อตโบดทางขนาด และเฟสของโครงสร้างรูปที่ 4.20(a) จากหัวข้อ 4.5.1 รูปที่ 4.19 ผลการพล็อตโบดทางขนาด และเฟสของ G<sub>OL</sub>(s) โดยที่ P<sub>m</sub> = 20.8° ที่ความถี่ 7.12

krad/s

จากการพล็อตโบดทางขนาด และเฟสของรูปที่ 4.19 โดยระบบมีเสถียรภาพมีเฟสมาร์จิน  $P_m = 20.8^{\circ}$ ซึ่งค่าเฟสมาร์จินมีค่าน้อยกว่า  $P_m = 45^{\circ}$  ซึ่งเป็นค่าเฟสมาร์จินที่ต่ำมากในทางปฏิบัติเมื่อเจอค่าคาปา ซิเตอร์ในระบบจะส่งผลให้มีโอกาสที่เฟสมาร์จินจะมีค่าติดลบนั้นคือส่งผลให้ระบบไม่มีเสถียรภาพ ดังนั้นจะต้องมีการชดเชยด้วยการเพิ่มซีโร่เข้าไปในระบบเพื่อชดเชยเฟสมาร์จินให้มีค่าสูงขึ้นโดยจะ กล่าวถึงการชดเชยเฟสมาร์จินด้วยการเพิ่มซีโร่ในหัวข้อถัดไปและอีกวิธีสำหรับการออกเสถียรภาพ ของระบบป้อนกลับแบบลบสามารถที่จะตรวจสอบด้วยการใช้วิธีโลกัสของราก (Root locus)

#### 4.5.2 การออกแบบเสถียรภาพของระบบด้วยวิธีของโลกัสของราก [4.3]

สำหรับการออกแบบเสถียรภาพของระบบด้วยวิธีของโลกัสของรากได้มีการอธิบายหลักการในหัวข้อ 4.3.2 ในหัวข้อนี้จะทำการพล็อตโลกัสของรากจากฟังก์ชันถ่ายโอนของระบบเปิดดังใน (4.28) และ แสดงผลการพล็อตโลกัสของรากดังรูปที่ 4.20

$$G_{OL}(s) = 1.106 \times 10^9 \frac{s + 0.238 \times 10^6}{s^3 + 0.54 \times 10^6 s^2 + 0.33 \times 10^9 s}$$
(4.28)



รูปที่ 4.20 ผลการพล็อตโลกัสของรากของ  $G_{OL}(s)$  โดยที่เกน 1 โพล-1.32e+03+6.94e+03i และมี $\xi=0.187$ ของโครงสร้างรูปที่ 4.19(a)

สำหรับผลการพล็อตโลกัสของรากของ G<sub>OL</sub>(s) โดยที่เกน 1 โพล-1.32e+03+6.94e+03i จะพบว่า ระบบมีเสถียรภาพ แต่มีโอกาสที่จะไม่เสถียรภาพสูงมากจากการทดสอบในหัวข้อ 4.5.1 และหัวข้อ 4.52 สามารถนำวงจรกรองสัญญาณกรองความถี่ต่ำผ่านนี้ไปทำการจำลองลงบน Simulink Matlab แสดงดังรูปที่ 4.21



(a) โครงสร้างดีมอดูเลเตอร์ QPSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส



(b) บล็อกโครงสร้างระบบคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูปบน Simulink Matlab



(c) ผลการจำลองบล็อกโครงสร้างระบบคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูป บน Simulink Matlab ความถี่คลื่นพาห์ 100kHz และอัตราการส่งข้อมูล 10kbit/s



(d) ผลการจำลองบล็อกโครงสร้างระบบคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูป บน Simulink Matlab ความถี่คลื่นพาห์ 100kHz และอัตราการส่งข้อมูล 10kbit/s ที่ขยายเพื่อดู dynamic ของระบบ

รูปที่ 4.21 การจำลองระบบคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูปบน

Simulink Matlab ตามการออกแบบเสถียรภาพของระบบในหัวข้อ 4.5.1 และ4.5.2 สำหรับผลการจำลองรูปที่ 4.21 ระบบคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป บน Simulink Matlab สามารถที่จะทำการกู้คืนสัญญาณข้อมูลที่อัตราการส่งข้อมูล 10kbit/s ที่ความถี่ คลื่นพาห์ช่วงระหว่าง 99.2kHz ถึง 100.2kHz ต่อไปจะนำหลักการออกแบบในหัวข้อที่ 4.5.3 เป็นการ ชดเซยเฟสมาร์จินของระบบให้มีค่ามากกว่า  $P_m = 45^\circ$  ด้วยการเพิ่มซีโร่เข้าไปในวงจรกรองสัญญาณ ความถี่ต่ำผ่านหลังวงจรตัวเปรียบเทียบเฟส RSFF positive edge-triggered สำหรับ dynamic ของ ระบบดังรูปสี่เหลี่ยมของรูปที่ 4.21(d) จากการออกแบบจะมี  $\xi = 0.187$  ซึ่งเป็น underdamped ตามต้องการ แต่จะเห็นว่าเป็นระบบที่มีเฟสมาร์จินที่ต่ำน้อยกว่า  $P_m = 45^\circ$ 

### 4.5.3 การชดเชยเสถียรภาพของระบบด้วยการเพิ่มเฟสมาร์จิน [4.4]

สำหรับหัวข้อ 4.5.1 และหัวข้อ 4.5.2 แสดงให้เห็นว่าระบบมีเฟสมาร์จิน  $P_m = 20.8^{\circ}$  ซึ่งเป็นค่าที่ต่ำ มาก ดังนั้นมีโอกาสที่ระบบจะไม่เสถียรภาพจากโหลดคาปาซิเตอร์ในระบบความต้องการให้มีเฟสมาร์ จิน  $P_m = 45^{\circ}$ ซึ่งจะต้องมีการชดเชยเพื่อให้ได้ตามความต้องการ โดยเริ่มจากพิจารณาฟังก์ชันถ่ายโอน ของระบบเปิดใน (4.27) และผลตอบสนองเชิงความถี่ดังรูปที่ 4.19 สำหรับการชดเชยเฟสมาร์จินจะ ใช้วิธีการชดเชยแบบมุมนำ (Lead Compensation) โดยสมการทั่วไปของการชดเชยแบบมุมนำดังใน (4.29)

$$D_c(s) = \frac{T_D s + 1}{\alpha T_D s + 1}, \quad \alpha < 1$$
 (4.29)

## ขั้นตอนการออกแบบการชดเชยแบบมุมนำมีขั้นตอนดังนี้

**ขั้นตอนที่1**เริ่มจากการกำหนดเฟสนำเป้าหมายที่จะทำการชดเชย 50° - 20.8° = 29.2° โดยที่ ความถี่ทรานซิสชั่น หรือที่ความถี่ที่มีขนาดของฟังก์ชันถ่ายโอนระบบเปิดมีค่า 0 dB มีค่ามากกว่า ความถี่ทรานซิสชั่นก่อนที่จะทำการชดเชยแบบมุมนำเพราะจะต้องทำการเพิ่มเฟสมาร์จิน

**ขั้นตอนที่ 2** สำหรับขั้นตอนนี้จะเป็นการเลือกค่า  $\alpha$  เพื่อให้ทำเฟสระหว่างโพล และซีโร่เพิ่มขึ้น ประมาณ 30° เพื่อทำการชดเชยจาก [4.4] ค่าของ  $\alpha = 1/3$  จะให้เฟสเพิ่มขึ้น 30°

**ขั้นตอนที่ 3** สำหรับขั้นตอนนี้จะเลือกตำแหน่งของซีโร่ที่ความถี่ 6krad/s  $(T_{_{D}} = 1/6k)$ และโพลที่ ความถี่ 18krad/s  $(\alpha T_{_{D}} = 1/18k)$ ดังนั้นฟังก์ชันถ่ายโอนของการชดเชยแบบมุมนำดังใน (4.30)

$$D_{c}(s) = \frac{\frac{s}{6k} + 1}{\frac{s}{18k} + 1} = \frac{1}{0.333} \frac{s + 6k}{s + 18k}$$
(4.30)

จาก (4.30) และ (4.27) สามารถนำไปเขียนฟังก์ชันถ่ายโอนของระบบเปิดที่มีการชดเชยแบบมุมนำ แสดงดังที่ (4.31) ไปพล็อตโบดทางขนาดและเฟสในโปรแกรม Matlab แสดงผลดังรูปที่ 4.22



**รูปที่ 4.22** ผลการพล็อตโบดทางขนาด และเฟสของ G<sub>OL</sub>(s) ที่มีการชดเชยแบบมุมนำโดยที่ P<sub>m</sub> = 53.9° ที่ความถี่ 9.24krad/s

สำหรับการชดเซยแบบมุมนำใน (4.30) ทำให้ผลตอบสนองเชิงความถี่ของฟังก์ชันถ่ายโอนของระบบ เปิดใน (4.31) มีเฟสมาร์จิน  $P_m = 53.9^\circ$  ที่ความถี่ 9.24krad/s แต่อย่างไรก็ตามเนื่องจากการใช้การ ชดเซยแบบมุมนำสามารถเพิ่มเฟสมาร์จินได้ตามต้องการ แต่เนื่องจากระบบคืนสัญญาณคิวพีเอส แบบ เฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูป ประกอบด้วยวงจรกรองสัญญาณความถี่ต่ำผ่านหลัง เอาท์พุทวงจรเปรียบเทียบเฟส และวงจรกรองสัญญาณความถี่ต่ำผ่านก่อนอินพุทของ VCO ซึ่งเมื่อ เพิ่มส่วนของฟังก์ชันถ่ายโอนของการชดเชยแบบมุมนำส่งผลให้ระบบกู้คืนสัญญาณไม่สามารถที่จะกู้ คืนสัญญาณข้อมูลออกมาได้ ดังนั้นจะย้อนกลับไปทำการออกแบบฟังก์ชันถ่ายโอนของวงจรกรอง ความถี่ต่ำผ่านในหัวข้อ 4.5.1 ด้วยการเพิ่มซีโร่ไปยังวงจรกรองสัญญาณความถี่ต่ำผ่านหลังเอาท์พุท ของวงจรเปรียบเทียบเฟสสามารถนำฟังก์ชันถ่ายโอนระบบเปิดของสมการ (4.32) ไปพล็อตโบดทาง ขนาดและเฟสในโปรแกรม Matlab แสดงผลดังรูปที่ 4.23



(b) ผลการพล็อตโบดทางขนาด และเฟสของโครงสร้างรูปที่ 4.24(a) จากหัวข้อ 4.5.3.1 ร**ูปที่ 4.23** ผลการพล็อตโบดทางขนาด และเฟสของ G<sub>OL</sub>(s) ที่มีการเพิ่มซีโร่ไปยังวงจรกรองสัญญาณ

ความถี่ต่ำผ่านหลังเอาท์พุทของวงจรเปรียบเทียบเฟสโดยที่  $P_m = 41.4^{\circ}$  ที่ความถี่ 27.6krad/s สำหรับการชดเชยเฟสมาร์จินของระบบคืนสัญญาณคิวพีเอส แบบเฟสเดียว ลูปเดียว บนหลักการเฟส ล็อคลูป ด้วยการเพิ่มซีโร่ไปยังวงจรกรองสัญญาณความถี่ต่ำผ่านหลังวงจรเปรียบเทียบเฟสนั้น มีการ เพิ่มขึ้นของเฟสมาร์จินไม่มากเท่ากับการขยับตำแหน่งของ  $\omega_3$  ให้มีค่ามากขึ้น แต่อย่างไรก็ตามเนื่อง การที่กู้คืนสัญญาณข้อมูลที่มีระดับแรงดัน 4 ระดับซึ่งต้องการลดทอนสัญญาณความถี่สูงที่มากขึ้นเพื่อ ลดความผิดพลาดของการทำงานของวงจร PC ดังนั้นการเพิ่มซีโร่ก็จะช่วยในการเพิ่มเฟสมาร์จินเพื่อให้ ระบบมีเสถียรภาพมากขึ้นกว่าการที่ไม่มีการเพิ่มซีโร่ไปยังระบบ และไปทำการจำลองลงบน Simulink Matlab แสดงดังรูปที่ 4.24



(a) โครงสร้างดีมอดูเลเตอร์ QPSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส ที่มีการ ชดเชยเฟสมาร์จินด้วยการเพิ่มซีโร่ที่ LPF หลังตัวเปรียบเทียบเฟส



(b) บล็อกโครงสร้างระบบคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูปบน Simulink



(c) ผลการจำลองบล็อกโครงสร้างระบบคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูป บน Simulink Matlab ความถี่คลื่นพาห์ 100kHz และอัตราการส่งข้อมูล 10kbit/s



(d) ผลการจำลองบล็อกโครงสร้างระบบคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูป บน Simulink Matlab ความถี่คลื่นพาห์ 100kHz และอัตราการส่งข้อมูล 10kbit/s ที่ขยายเพื่อดู dynamic ของระบบ

**รูปที่ 4.24** การจำลองระบบคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูปบน Simulink Matlab ตามการออกแบบเสถียรภาพของระบบในหัวข้อ 4.5.3.1

้สำหรับผลการจำลองรูปที่ 4.24 ระบบบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป บน Simulink Matlab สามารถที่จะทำการกู้คืนสัญญาณข้อมูลที่อัตราการส่งข้อมูล 10kbit/s ที่ความถี่ คลื่นพาห์ช่วงระหว่าง 99.6kHz ถึง 100.5kHz ต่อไปจะนำหลักการออกแบบในหัวข้อที่ 4.5.3.1 ไปช่วย ในการออกแบบในส่วนของวงจรดิสครีต (Discrete Circuit) ของระบบคิวพีเอสเค แบบเฟสเดียว ลูป เดียว บนหลักการเฟสล็อกลูป สำหรับ dynamic ของระบบดังรูปสี่เหลี่ยมของรูปที่ 4.24(d) จากการ ออกแบบจะมี ξ = 0.5 ซึ่งเป็น underdamped ตามต้องการ แต่จะเห็นว่าเป็นระบบที่มีเฟสมาร์จิน ใกล้เคียงกับ 45°

## 4.6 วงจรดิสครีตของระบบคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อค ลูป

วงจรดิสครีตของระบบคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป ซึ่งจะ ประกอบด้วยวงจรในหัวข้อที่ 4.4.1-4.4.5 โดยที่ระบบคืนสัญญาณคิวพีเอสเคจะทำงานที่ความถี่กลาง ω<sub>c</sub> = 2 × π × 100,000 = 628,318.5 rad/s และต้องการอัตราการส่งข้อมูล f<sub>s</sub> = 40 kbit/s และส่วน ของวงจรที่เรียกว่า Phase Controller (PC) จะเสมือนนำวงจรในหัวข้อ 4.4.6 มาทำการต่อซ้ำกันแบบ คาดเคสโดยจะกล่าวถึงวงจร PC ของระบบนี้ในหัวข้อที่ 4.6.1

#### 4.6.1 วงจร Phase Controller (PC)

สำหรับวงจรดิสครีตของวงจร Phase Controller (PC) จะประกอบด้วยวงจรเปรียบเทียบสัญญาณ แรงดัน , วงจรขยายผลต่างโดยใช้ออปแอมป์ และวงจรอนาล็อคมัลติเพล็กซ์เซอร์ ซึ่งหลักการเชื่อมต่อ วงจรดิสครีตของวงจร PC ดังรูปที่ 4.25 สำหรับการทดสอบวงจร PC รูปที่ 4.25(a) ด้วยการป้อน สัญญาณทดสอบสีเหลืองดังรูปที่ 4.25(b) , สัญญาณสีฟ้าเป็นเอาท์พุทของวงจร PC สเตจแรก , สัญญาณสีชมพูเป็นสัญญาณเอาท์พุทของวงจรเปรียบเทียบแรงดัน และสัญญาณสีเขียวเป็นเอาท์พุท ของวงจร PC สเตจสอง



(a) บล็อกไดอะแกรมของวงจร PC ของระบบคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บน หลักการเฟสล็อคลูป



(b) วงจร PC ของระบบคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูป



(c) การทดสอบวงจร PC ที่อัตราการส่งข้อมูล 4kbit/s





ร**ูปที่ 4.25** วงจร และการทดสอบวงจร PC ของระบบคืนสัญญาณคิวพีเอสเค

สำหรับผลวัดการทดสอบวงจร PC ของระบบคืนสัญญาณคิวพีเอสเค เมื่ออัตราการส่งข้อมูล 5kbit/s สัญญาณเอาท์พุทสีเขียวของรูปที่ 4.25(b) จะเป็นไปตามหลักการที่กล่าวมาในหัวข้อ 3.4.3.2 และเมื่อ เพิ่มอัตราการส่งข้อมูล 20kbit/s จะพบว่าสัญญาณเอาท์พุทสีเขียวรูปที่ 4.25(c) ที่ลักษณะสัญญาณที่ ค่อนข้างแย่อาจจะส่งผลกระทบต่อการกู้คืนสัญญาณคิวพีเอสเค โดยอาจจะมีวิธีการแก้ไขด้วยการปรับ ค่าแรงดันเปรียบเทียบของวงจรเปรียบเทียบแรงดันจากค่า 2.5 V ไปเป็นค่าที่น้อยกว่าตามความ เหมาะสม สามารถที่จะแสดงฟังก์ชันถ่ายโอนของระบบเปิดดังที่ (4.33) และแสดงผลการพล็อตโบดดัง รูปที่ 4.26

$$G_{OL}(s) = \frac{9.45s + 4.5 \times 10^5}{4.274 \times 10^{-9} s^3 + 8.118 \times 10^{-4} s^2 + s}$$
(4.33)

จากขั้นตอนการออกแบบข้างต้นสามารถที่จะนำค่าที่ได้จากกการออกแบบมาทำการหาค่าอิมพีแดนซ์ และค่าตัวเก็บประจุของวงจรกรองสัญญาณความถี่ต่ำผ่าน (Low pass filter, LPF) ของวงจรกรอง หลังวงจรเปรียบเทียบเฟส (PD) และวงจรกรองหลังวงจร PC ก่อนเข้าเป็นอินพุทวงจร VCO จากรูปที่ 4.26 เป็นวงจรคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียวบนหลักการเฟสล็อกลูป ซึ่งมี ค่าพารามิเตอร์ของวงจรกรองดังนี้  $\mathbf{R}_3 = 5.3 \,\mathrm{k}\,\Omega$ ,  $\mathbf{C}_2 = 1 \,\mathrm{nF}$  และ  $\mathbf{R}_1 = 7.6 \,\mathrm{k}\,\Omega$ ,  $\mathbf{R}_2 = 420$  $\Omega$  และ  $\mathbf{C}_1 = 100 \,\mathrm{nF}$ 



(a) โครงสร้างดีมอดูเลเตอร์ QPSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส



(b) โครงสร้างดิสครีตดีมอดูเลเตอร์ QPSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส ของโครงสร้างรูปที่ 4.28(a)



(c) ผลการพล็อตโบดทางขนาด และเฟสของ  $G_{OL}(s)$  โดยที่  $\mathbf{P}_{\mathrm{m}}=44.7^{\mathrm{o}}$  ที่ความถี่ 29.7

krad/s

รูปที่ 4.26 วงจรดิสครีตคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป ก่อนจะทำการทดสอบระบบคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป จำเป็นต้องการสร้างวงจรบีพีเอสเคมอดูเลอเตอร์ เพื่อเป็นสัญญาณอินพุทของการทดสอบระบบ โดยที่ วงจรมอดูเลเตอร์จะประกอบด้วย Pseudorandom binary sequence (PRBS) เพื่อสร้างสัญญาณ ข้อมูล , วงจร Digital Phase Splitter เพื่อสร้างสัญญาณคลื่นพาห์ที่มีเฟส 0 , 90 ,180 และ 270 องศา โดยที่สัญญาณเอาท์พุทจะมีความถี่น้อยกว่าความถี่อินพุทสองเท่า และวงจร Dual 4 Line to 1 Line Data selectors เพื่อเป็นส่วนในการมอดูเลตบีพีเอสเค สมมติสัญญาณข้อมูลบิต 00 เลือก สัญญาณคลื่นพาห์เฟส 0 องศา , สัญญาณข้อมูลบิต 01 เลือกสัญญาณคลื่นพาห์เฟส 90 องศา , ้สัญญาณข้อมูลบิต 10 เลือกสัญญาณคลื่นพาห์เฟส 180 องศา และสัญญาณข้อมูลบิต 11 เลือก สัญญาณคลื่นพาห์เฟส 270 องศา แสดงดังรูปที่ 4.27





รูปที่ 4.27 วงจร และผลการวัดวงจรคิวพีเอสเคมอดูเลเตอร์

สำหรับการทดสอบจะแสดงดังรูปที่ 4.28 โดยจากการทดสอบค่าพารามิเตอร์ของอิมพีแดนซ์ของวงจร กรองความถี่ต่ำผ่านหลังวงจร PD จะมีค่าที่เปลี่ยนไปบ้างเพื่อความเหมาะสมของอัตราการส่งข้อมูล โดยค่าพารามิเตอร์ที่ใช้ในวงจรกรองนี้ที่เปลี่ยนไปนั้นในทางอุดมคติผลกระทบของเสถียรภาพของ ระบบคืนสัญญาณคิวพีเอสจะมีผลกระทบน้อยมากค่าพารามิเตอร์ที่ใช้ในการทดสอบ  $\mathbf{R}_3 = 10 \,\mathrm{k}\,\Omega$ ,  $\mathbf{C}_2 = 1\,\mathrm{nF}$  และ  $\mathbf{R}_1 = 10\,\mathrm{k}\,\Omega$ ,  $\mathbf{R}_2 = 470\,\Omega$  และ  $\mathbf{C}_1 = 100\,\mathrm{nF}$ 



(a) วงจรทดสอบระบบคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป



(b) ผลการวัดรูปที่ 4.28(a) ที่อัตราส่งข้อมูล 5ksymbols/s และสัญญาณคลื่นพาห์ 116kHz รูปที่ 4.28 วงจร และผลการวัดระบบคืนสัญญาณคิวพีเอสเค

จากการออกแบบเสถียรภาพของระบบคืนสัญญาณคิวพีเอสเคข้างต้นด้วยพารามิเตอร์ของวงจรกรอง ความถี่ต่ำผ่านหลังวงจร PD และวงจรกรองความถี่ต่ำผ่านหลังวงจร PC วัดประสิทธิภาพนั้นคือช่วง ของการล็อกความถี่ของระบบคืนสัญญาณ (Lock range) และช่วงการเข้าล็อกความถี่หลังจากที่หลุดล็ อกของระบบคืนสัญญาณ (Capture range) โดยจะทำการพล็อตคุณลักษณะของระบบคืนสัญญาณคิว พีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป ซึ่งจะทำการวัดผลที่อัตราการส่งข้อมูล 2.5ksymbols/s , 10ksymbols/s และ 20ksymbols/s แสดงดังรูปที่ 4.29



(a) อัตราการส่งข้อมูล 2.5ksymbols/s





**รูปที่ 4.29** คุณลักษณะของระบบคืนสัญญาณคิวพีเอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป สำหรับคุณลักษณะของระบบคืนสัญญาณคิวพีเอสเครูปที่ 4.29 จะพบว่าเมื่อสัญญาณข้อมูลมีอัตรา การส่งข้อมูลที่สูงขึ้นช่วงล็อก และช่องเข้าล็อกจะมีค่าลดน้อยลงอย่างมากเมื่อเปรียบเทียบกับ คุณลักษณะของระบบคืนสัญญาณบีพีเอสเครูปที่ 4.19 เมื่อพิจารณารูปที่ 4.25 (d) ซึ่งมีอัตราการส่ง สัญญาณข้อมูล 20 ksymbols/s พบว่าสัญญาณเอาท์พุทสีเขียวมีลักษณะที่ไม่ได้ตามต้องการของ หลักการคืนสัญญาณคิวพีเอสเค เมื่อเปรียบเทียบสัญญาณเอาท์พุทสีเขียวรูปที่ 4.25 (c) ซึ่งมีอัตราการ ส่งสัญญาณข้อมูล 4 ksymbols/s

# 4.6.2 ปัญหาของการออกแบบวงจรดิสครีตของระบบคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูป เดียว บนหลักการเฟสล็อคลูป ที่มีเฟสมาร์จินต่ำ

สำหรับปัญหาที่เกิดขึ้นในกรณีที่ผู้ออกแบบไม่เข้าใจในหลักการออกแบบที่เพียงพอส่งผลให้ระบบมี เฟสมาร์จินที่ต่ำยกตัวอย่างเช่นหัวข้อที่ 4.6.2 ผู้ออกแบบทำการลดค่า  $\tau_2 = 42 \mu s$  มาครึ่งหนึ่งเหลือ เพียงค่า  $\tau_1 = 42 \mu s$ โดยค่าพารามิเตอร์อื่นๆยังคงเดิมส่งผลให้เฟสมาร์จินมีค่าลดลงจากเดิม และค่า  $\xi$ ลดลงมาครึ่งหนึ่งส่งผลให้แสดงฟังก์ชันถ่ายโอนของระบบเปิดดังที่ (4.34) และพล็อตโบดดังแสดงรูป ที่ 4.30

$$G_{OL}(s) = \frac{18.9s + 4.5 \times 10^5}{4.278 \times 10^{-9} s^3 + 8.118 \times 10^{-4} s^2 + s}$$
(4.34)



รูปที่ 4.30 ผลการพล็อตโบดทางขนาด และเฟสของ G<sub>OL</sub>(s)โดยที่ P<sub>m</sub> = 23<sup>°</sup> ที่ความถี่25krad/s จากผลการพล็อตจะพบว่าเฟสมาร์จินลดลงมาครึ่งหนึ่งของค่าเดิม ซึ่งเสถียรภาพของระบบจะมีโอกาส ที่จะกลายเป็นไม่เสถียรภาพเมื่อเจอค่าโหลดของตัวเก็บประจุเกิดขึ้นในวงจร และระบบ โดยสามารถที่ จะแสดงคุณลักษณะของระบบคืนสัญญาณคิวพีเอสเคที่มีเฟสมาร์จินต่ำดังแสดงรูปที่ 4.31



**รูปที่ 4.31** คุณลักษณะของระบบคืนสัญญาณคิวพีเอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป ที่มี P<sub>m</sub> = 23<sup>°</sup> และอัตราการส่งข้อมูล 2.5symbols/s

ต่อไปจะกล่าวถึงหัวข้อที่ 4.7 เป็นวงจรคืนสัญญาณคิวพีเอสเคเหมือนหัวข้อที่ 4.6 เพียงวงจร PC เป็น โครงสร้างที่แตกต่างออกไป

## 4.7 วงจรดิสครีตของระบบคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อค ลูป โดยมี 2 bit flash ADC เป็นส่วนของวงจร PC

วงจรดิสครีตของระบบคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อก ลูป โดยมี 2 bit flash ADC เป็นส่วนของวงจร PC ซึ่งจะประกอบด้วยวงจรในหัวข้อที่ 4.4.1-4.4.5 โดย ที่ระบบคืนสัญญาณคิวพีเอสเคจะทำงานที่ความถี่กลาง  $\omega_c = 2 \times \pi \times 100,000 = 628,318.5 \, rad/s$ และต้องการอัตราการส่งข้อมูล  $f_s = 40 \, kbit/s$  และส่วนของวงจรที่เรียกว่า Phase Controller (PC) จะแสดงในหัวข้อที่ 4.7.1.

#### 4.7.1 วงจร Phase Controller (PC)

สำหรับวงจรดิสครีตของวงจร Phase Controller (PC) จะประกอบด้วยวงจรเปรียบเทียบสัญญาณ แรงดัน (Voltage Comparator) 3 วงจร, วงจรขยายผลต่างโดยใช้ออปแอมป์ที่มีอัตราขยาย 4 เท่า, วงจร Digital Encoding และวงจรอนาล็อคมัลติเพล็กซ์เซอร์ ซึ่งหลักการเชื่อมต่อวงจรดิสครีตของ วงจร PC ดังรูปที่ 4.32



(a) บล็อกไดอะแกรมของวงจร PC ของระบบคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บน หลักการเฟสล็อคลูป โดยมี 2 bit flash ADC เป็นส่วนของวงจร PC



(b) สัญญาณ b0 , b1 และ output\_Mux ของวงจรรูปที่ 4.32 (a)



(c) สัญญาณ b0 , b1 และ output\_PC ของวงจรรูปที่ 4.32 (a) ที่ความถี่ 4kHz



(d) สัญญาณ b0 , b1 และ output\_PC ของวงจรรูปที่ 4.32 (a) ที่ความถี่ 20kHz รูปที่ 4.32 วงจร PC ของระบบคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อค ลูป โดยมี 2 bit flash ADC เป็นส่วนของวงจร PC

สามารถที่จะแสดงฟังก์ชันถ่ำยโอนของระบบเปิดดังที่ (4.35) และแสดงผลการพล็อตโบดดังรูปที่ 4.33

$$G_{OL}(s) = \frac{18.9s + 4.5 \times 10^5}{5.347 \times 10^9 s^3 + 8.131 \times 10^4 s^2 + s}$$
(4.35)

จากขั้นตอนการออกแบบข้างต้นสามารถที่จะนำค่าที่ได้จากกการออกแบบมาทำการหาค่าอิมพีแดนซ์ และค่าตัวเก็บประจุของวงจรกรองสัญญาณความถี่ต่ำผ่าน (Low pass filter, LPF) ของวงจรกรอง หลังวงจรเปรียบเทียบเฟส (PD) และวงจรกรองหลังวงจร PC ก่อนเข้าเป็นอินพุทวงจร VCO จากรูปที่ 4.33 เป็นวงจรคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียวบนหลักการเฟสล็อกลูป ซึ่งมี ค่าพารามิเตอร์ของวงจรกรองดังนี้  $\mathbf{R}_3 = 6.6 \,\mathrm{k}\,\Omega$ ,  $\mathbf{C}_2 = 1 \,\mathrm{nF}$  และ  $\mathbf{R}_1 = 7.6 \,\mathrm{k}\,\Omega$ ,  $\mathbf{R}_2 = 420$  $\Omega$  และ  $\mathbf{C}_1 = 100 \,\mathrm{nF}$ 



(a) โครงสร้างดีมอดูเลเตอร์ QPSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส และมี วงจร 2-bit ADC และ Mux เป็นส่วนหนึ่งของวงจร PC



(b) ผลการพล็อตโบดทางขนาด และเฟสของ $G_{OL}(s)$ โดยที่  $P_m = 42.4^\circ$  ที่ความถี่ 29.5krad/s รูปที่ 4.33 วงจรคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป โดยมี 2 bit flash ADC เป็นส่วนของวงจร PC

สำหรับการทดสอบจะแสดงดังรูปที่ 4.34 โดยจากการทดสอบค่าพารามิเตอร์ของอิมพีแดนซ์ของวงจร กรองความถี่ต่ำผ่านหลังวงจร PD จะมีค่าที่เปลี่ยนไปบ้างเพื่อความเหมาะสมของอัตราการส่งข้อมูล โดยค่าพารามิเตอร์ที่ใช้ในวงจรกรองนี้ที่เปลี่ยนไปนั้นในทางอุดมคติผลกระทบของเสถียรภาพของ ระบบคืนสัญญาณคิวพีเอสจะมีผลกระทบน้อยมากค่าพารามิเตอร์ที่ใช้ในการทดสอบ  $\mathbf{R}_3 = 12 \,\mathrm{k}\Omega$ ,  $\mathbf{C}_2 = 1 \,\mathrm{nF}$  และ  $\mathbf{R}_1 = 10 \,\mathrm{k}\Omega$ ,  $\mathbf{R}_2 = 470 \,\Omega$  และ  $\mathbf{C}_1 = 100 \,\mathrm{nF}$ 



(a) วงจรทดสอบคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป โดยมี 2 bit flash ADC เป็นส่วนของวงจร PC



(b) ผลการวัดรูปที่ 4.34(a) ที่อัตราส่งข้อมูล 20ksymbols/s และสัญญาณคลื่นพาห์ 116kHz รูปที่ 4.34 วงจร และผลการวัดระบบคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการ เฟสล็อกลูป โดยมี 2 bit flash ADC เป็นส่วนของวงจร PC

จากการออกแบบเสถียรภาพของระบบคืนสัญญาณคิวพีเอสเคข้างต้นด้วยพารามิเตอร์ของวงจรกรอง ความถี่ต่ำผ่านหลังวงจร PD และวงจรกรองความถี่ต่ำผ่านหลังวงจร PC วัดประสิทธิภาพนั้นคือช่วง ของการล็อกความถี่ของระบบคืนสัญญาณ (Lock range) และช่วงการเข้าล็อกความถี่หลังจากที่หลุดล็ อกของระบบคืนสัญญาณ (Capture range) โดยจะทำการพล็อตคุณลักษณะของระบบคืนสัญญาณคิว พีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป โดยมี 2 bit flash ADC เป็นส่วนของวงจร PC ซึ่งจะทำการวัดผลที่อัตราการส่งข้อมูล 2.5ksymbols/s , 10ksymbols/s และ 20ksymbols/s แสดง ดังรูปที่ 4.35





(c) อัตราการส่งข้อมูล 20ksymbols/s

**รูปที่ 4.35** คุณลักษณะของระบบคืนสัญญาณคิวพีเอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป โดยมี 2 bit flash ADC เป็นส่วนของวงจร PC

สำหรับคุณลักษณะของระบบคืนสัญญาณคิวพีเอสเครูปที่ 4.35 จะพบว่าเมื่อสัญญาณข้อมูลมีอัตรา การส่งข้อมูลที่สูงขึ้นช่วงล็อก และช่องเข้าล็อกจะมีค่าลดน้อยลงแต่ช่วงล็อก และเข้าล็อกเมื่อ เปรียบเทียบกับคุณลักษณะของระบบคืนสัญญาณคิวพีเอสเคในรูปที่ 4.32 จะพบว่ามีการลดลงที่น้อย กว่าเมื่ออัตราการส่งข้อมูลเพิ่มขึ้นที่ 5ksymbols/s และ20ksymbols/s หัวข้อต่อไปจะเป็นระบบคืน สัญญาณ8-psk แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูป โดยมี 3 bit flash ADC เป็นส่วนของ วงจร PC

### 4.8 ขั้นตอนการออกแบบระบบคืนสัญญาณ 8-psk แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อค ลูป โดยมี 3 bit flash ADC เป็นส่วนของวงจร PC

ระบบคืนสัญญาณ 8-psk แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป โดยมี 3 bit flash ADC เป็น ้ส่วนของวงจร PC สำหรับระบบนี้จะมีส่วนที่คล้ายคลึงกับหัวข้อที่ 4.7 เพียงแค่วงจร PC มีการเพิ่ม ้จำนวนตามจำนวนบิตที่เพิ่มขึ้นมาเป็น 3 บิต สมมติว่าสัญญาณข้อมูลถูกมอดูเลตด้วยสัญญาณ ้คลื่นพาห์ ซึ่งสัญญาณคลื่นพาห์ถูกตั้งค่าไว้ที่ 100kHz ดังนั้นระบบคืนสัญญาณ 8-psk จะทำงานที่ ความถี่กลาง  $\omega_c = 2 \times \pi \times 100,000 = 628,318.5 \, \text{rad/s}$  สมมติอัตราการส่งข้อมูล  $\mathbf{f}_s = 10 \, \text{kbit/s}$ ้สำหรับค่าพารามิเตอร์ของลูปจะมีค่าดังนี้  $K_d = 1/2\pi$ ,  $K_{so} = 8$ ,  $K_{vco} = 125,663 \, rad/s/V$  สำหรับ ระบบคืนสัญญาณ 8-psk จะเป็นระบบอันดับสามประกอบด้วยวงจรกรองสัญญาณความถี่ต่ำผ่านแบบ ลำดับที่หนึ่งหลังวงจรเปรียบเทียบเฟสที่มีค่าคงที่เวลา  $au_3$  , วงจรกรองสัญญาณความถี่ต่ำผ่านแบบ lead-lag ก่อนเข้าอินพุทวงจร VCO ที่มีค่าคงที่เวลา  $au_1$  และ  $au_2$  ฟังก์ชันถ่ายโอนระบบเปิดของระบบ นี้ดังแสดงใน (4.26) สามารถนำฟังก์ชันถ่ายโอนระบบเปิดของสมการ (4.36) ไปพล็อตโบดทางขนาด และเฟสในโปรแกรม Matlab แสดงผลดังรูปที่ 4.36 จากขั้นตอนการออกแบบข้างต้นสามารถที่จะนำ ค่าที่ได้จากกการออกแบบมาทำการหาค่าอิมพีแดนซ์ และค่าตัวเก็บประจุของวงจรกรองสัญญาณ ้ความถี่ต่ำผ่าน (Low pass filter , LPF) ของวงจรกรองหลังวงจรเปรียบเทียบเฟส (PD) และวงจรกรอง หลังวงจร PC ก่อนเข้าเป็นอินพุทวงจร VCO เป็นวงจรคืนสัญญาณ 8-psk แบบเฟสเดียว ลูปเดียวบน หลักการเฟสล็อกลูป ซึ่งมีค่าพารามิเตอร์ของวงจรกรองดังนี้  ${
m R}_3=7.2~{
m k}\,\Omega$  ,  ${
m R}_4=795~\Omega$  ,  ${
m C}_2=1$ ทF และ  $R_1=13.5$  k $\Omega$  ,  $R_2=420~\Omega$  และ  $C_1=100$  nF

$$G_{OL}(s) = \frac{2.67s^2 + 34.24s + 8 \times 10^5}{11.13 \times 10^{-9} s^3 + 1.4 \times 10^{-3} s^2 + s}$$
(4.36)



(a) บล็อกไดอะแกรมของวงจร PC ของระบบคืนสัญญาณออกเทลพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูป โดยมี 3 bit flash ADC เป็นส่วนของวงจร PC



(b) ผลการพล็อตโบดทางขนาด และเฟสของโครงสร้างรูปที่ 4.36(a)

รูปที่ 4.36 ผลการพล็อตโบดทางขนาด และเฟสของ  $G_{OL}(s)$  โดยที่  $P_m = 40.8^\circ$  ที่ความถี่ 3krad/s สำหรับการทดสอบจะแสดงดังรูปที่ 4.37 โดยจากการทดสอบค่าพารามิเตอร์ของอิมพีแดนซ์ของวงจร กรองความถี่ต่ำผ่านหลังวงจร PD จะมีค่าที่เปลี่ยนไปบ้างเพื่อความเหมาะสมของอัตราการส่งข้อมูล โดยค่าพารามิเตอร์ที่ใช้ในวงจรกรองนี้ที่เปลี่ยนไปนั้นในทางอุดมคติผลกระทบของเสถียรภาพของ ระบบคืนสัญญาณคิวพีเอสจะมีผลกระทบน้อยมากค่าพารามิเตอร์ที่ใช้ในการทดสอบ  $R_3 = 12 \text{ k}\Omega$ ,  $R_4 = 720 \ \Omega$ ,  $C_2 = 1 \text{ nF}$  และ  $R_1 = 13.5 \text{ k}\Omega$ ,  $R_2 = 420 \ \Omega$  และ  $C_1 = 100 \text{ nF}$ 



(a) วงจรทดสอบคืนสัญญาณ 8-psk แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป โดยมี 3 bit flash ADC เป็นส่วนของวงจร PC



(b) ผลการวัดรูปที่ 4.37(a) ที่อัตราส่งข้อมูล 8ksymbols/s และสัญญาณคลื่นพาห์ 117kHz รูปที่ 4.37 วงจร และผลการวัดระบบคืนสัญญาณ8-psk แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็ อกลูป โดยมี 3 bit flash ADC เป็นส่วนของวงจร PC

จากการออกแบบเสถียรภาพของระบบคืนสัญญาณ8-psk ข้างต้นด้วยพารามิเตอร์ของวงจรกรอง ความถี่ต่ำผ่านหลังวงจร PD และวงจรกรองความถี่ต่ำผ่านหลังวงจร PC วัดประสิทธิภาพนั้นคือช่วง ของการล็อกความถี่ของระบบคืนสัญญาณ (Lock range) และช่วงการเข้าล็อกความถี่หลังจากที่ หลุดล็อกของระบบคืนสัญญาณ (Capture range) โดยจะทำการพล็อตคุณลักษณะของระบบคืน สัญญาณ 8-psk แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป โดยมี 3 bit flash ADC เป็นส่วนของ วงจร PC ซึ่งจะทำการวัดผลที่อัตราการส่งข้อมูล 1.25ksymbols/s, 8ksymbols/s และ 15ksymbols/s แสดงดังรูปที่ 4.38





(c) อัตราการส่งข้อมูล 15ksymbols/s

**รูปที่ 4.38** คุณลักษณะของระบบคืนสัญญาณ 8-psk เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป โดย มี 3 bit flash ADC เป็นส่วนของวงจร PC

## 4.9 จำลองระบบวัด Bit error rate ของระบบคืนสัญญาณบีพีเอสเค , คิวพีเอสเค เฟสเดียว ลุป เดียว บนพื้นฐานเฟสล็อกลูป ด้วยโปรแกรม Matlab Simulink

สำหรับระบบการสื่อสารประสิทธิภาพที่สำคัญที่ควรจะมีการทดสอบนั้นก็คือการวัด Bit error rate ยิ่ง ระบบมีประสิทธิภาพสูง ค่า SNR ต่ำ และมีค่า BER ต่ำ โดยค่า SNR เป็นอัตราส่วนของสัญญาณที่ ต้องการส่วนด้วยสัญญาณรบกวน ในโปรแกรมMatlab Simulink จะทำการเพิ่มสัญญาณรบกวนด้วย บล็อก Random Source ทำการบวกเพิ่มกับสัญญาณบีพีเอสเคมอสด้วยบล็อก Sum สามารถแสดง สัญญาณ SNR ที่ป้อนเข้าไปดังรูปที่ 4.39



(a) การเพิ่มสัญญาณ random noise ไปยังสัญญาณ BPSK modulate บน Matlab Simulink



**(b)** ผลการทดสอบสัญญาณที่ SNR 8 dB

ร**ูปที่ 4.39** การเพิ่มสัญญาณ random noise และการทดสอบ

ส่วนต่อไปจะเป็นการสร้างบล็อก Simulink เพื่อทำการวัด BER โดยเริ่มจากสัญญาณข้อมูลเดิมจะมี การ Sampling ด้วยค่าความถี่เดียวกับสัญญาณข้อมูลเดิม (PRBS) และดีเลย์เวลาด้วยค่าเดียวกับ ระยะห่างของดีเลย์ระหว่างสัญญาณข้อมูลเดิมกับสัญญาณข้อมูลที่ได้จากการดีมอดูเลตจากระบบ และ นำสัญญาณข้อมูลดีมอดูเลต Sampling ด้วยค่าความถี่เดียวกับสัญญาณข้อมูลเดิม (PRBS) ต่อไปนำ สัญญาณข้อมูลเดิม (PRBS) ที่ผ่านการจัดการเข้าไปยัง TX ของบล็อก Error Rate Calculation ส่วน ของสัญญาณเข้า RX มาจากการนำสัญญาณเอาท์พุท XOR ที่มีอินพุทจากสัญญาณข้อมูลเดิม และ สัญญาณข้อมูลดีมอดูเลตที่ผ่านการ Sampling และดีเลย์เวลา และนำสัญญาณเอาท์พุท XOR ไปยัง วงจรสวิตซ์สองอินพุทที่มีอินพุทสัญญาณข้อมูลมอดูเลต กับสัญญาณอินเวอร์เตอร์สัญญาณข้อมูลมอดู เลต



**รูปที่ 4.40** บล็อกการทดสอบ Bit error rate ของระบบคืนสัญญาณบีพีเอสเค เฟสเดียวลูปเดียว บน พื้นฐานเฟสล็อกลูป

้สำหรับการทดสอบ BER ของระบบคืนสัญญาณคิวพีเอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป จะเหมือนกับรูปที่ 4.40 เพียงแต่สัญญาณข้อมูลดีมอดูเลตของคิวพีเอสประกอบด้วยสองบิต ดังนั้นจะ ทำการสร้างบล็อกการทอสอบแบบบีพีเอสเคดีมอดูเลตสองบล็อกดังแสดงรูปที่ 4.41





**รูปที่ 4.41** บล็อกการทดสอบ Bit error rate ของระบบคืนสัญญาณคิวพีเอสเค เฟสเดียวลูปเดียว บนพื้นฐานเฟสล็อกลูป

เมื่อสามารถสร้างบล็อก Simulink เพื่อทดสอบ BER ทั้งบีพีเอสเค และคิวพีเอสเค ส่วนต่อไปจะเป็น การพล็อตกราฟความสัมพันธ์ระหว่าง SNR และ BER เปรียบเทียบกับในอุดมคติสามารถแสดงดังรูปที่ 4.42



รูปที่ 4.42 กราฟความสัมพันธ์ระหว่าง SNR และ BER

### 4.10 สรุป

หัวข้อนี้จะเป็นการสรุปประสิทธิภาพของโดยรวมของระบบชนิดต่างๆทั้งแบบบีพีเอสเค ,คิวพีเอสเค และ8-PSK ซึ่งจะแสดงตารางที่มีช่วงการล็อกของการกู้คืนสัญญาณ ,ช่วงการเข้าล็อกของการกู้คืน สัญญาณ ,อัตราการส่งข้อมูลสูงสุด และกำลังงานที่ใช้งานในระบบ

	BPSK	QPSK		8-PSK
	With 1 stage of	With 2 stages of	With 1 stage of	With 1 stage of
	1-bit sub-	1-bit sub-	2-bit flash sub-	3-bit flash sub-
	ranging step	ranging step	ranging step	ranging step
Carrier freq.:				
+Tuning (Lock) range	101.75-	110.40-	117.40-	111.80-
+Capture range	124.75kHz	117.30kHz	123.30kHz	115.90kHz
	102.50-	110.80-	118.80-	112.45-
	123.90kHz	116.70kHz	122.70kHz	114.70kHz
Max. data rate	40kbps	20ksymb/s =	20ksymb/s =	13ksymb/s =
		40kbps	40kbps	39kbps
Power cons.	140mW	156mW	160mW	192mW

**ตารางที่ 4-1** สรุปประสิทธิภาพของ บีพีเอสเค ,คิวพีเอสเค และ8-PSK ที่ไฟเลี้ยง 5 V

#### 4.11 เอกสารอ้างอิง

[1] Thomas H. Lee , The Design Of CMOS Radio-frequency Integrated Circuits , 2nd ed[2] E. Roland, Best, phase-locked loops, design, simulation, and applications, 6th edn.(McGraw-Hill, New York, 2007)

[3] F.M. Gardner, in Phaselock Techniques, 3rd edn. (Wiley, New York, 2005)

[4] R.E. Best, N.V. Kuznetsov, G.A. Leonov, M.V. Yuldashev, R.V. Yuldashev, in Tutorial on Dynamic Analysis of the Costas Loop, Annual Reviews in Control, vol. 42 (Elsevier, 2016), pp. 27–49

[5] Texas Instruments CD54HCT4046AF3A High Speed CMOS Logic Phase-Locked-Loop with VCO (https://datasheetspdf.com/pdf-file/1425294/etcTI/CD54HCT4046A/1)

[6] Single Supply Quad Comparators (https://www.alldatasheet.com/datasheet-pdf/pdf/172041/ONSEMI/LM339.html)

[7] Low-Power, Quad-Operational Amplifiers (https://www.ti.com/lit/ds/symlink/lm324)[8] Analog Multiplexers (https://www.onsemi.com/pub/Collateral/MC14051B-D.PDF)

# บทที่ 5

# การออกแบบวงจรรวมของระบบคืนสัญญาณ บีพีเอสเค และคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูป

สำหรับหลักการและระบบคืนสัญญาณ บีพีเอสเค และคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการ เฟสล็อกลูปได้ทำการศึกษาในบทที่ 3 และการทดลองด้วยวงจรดิสครีตในบทที่ 4 สำหรับบทนี้จะทำ การออกแบบวงจรรวมของระบบคืนสัญญาณ บีพีเอสเค และคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บน หลักการเฟสล็อกลูป โดยจะแสดงโครงสร้างของวงจรรวม และอธิบายวงจรของแต่ละส่วนของวงจร รวม

### 5.1 ข้อกำหนดการออกแบบ

ในการออกแบบวงจรรวมของระบบคืนสัญญาณ บีพีเอสเค และคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูปข้อกำหนดในการออกแบบได้กำหนดไว้เบื้องต้นแสดงในตารางที่5-1โดยมี อัตราการส่งสัญญาณข้อมูล , ช่วงการล็อกลูป และกำลังไฟที่ใช้ไปของระบบคืนสัญญาณ บีพีเอสเค และคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป ซึ่งค่าพารามิเตอร์ควรจะมี ประสิทธิภาพตามมาตรฐานหรือสูงกว่า โดยเทคโนโลยีซีมอสสำหรับการออกแบบวงจรรวมคือ umc 180nm

Parameters	BPSK	QPSK	
อัตราการส่งข้อมูล	200Mbit/s	100Msymbol/s	
ช่วงการล็อกลูป	5MHz	2-3MHz	
กำลังไฟที่ใช้ไป	<7mW	<7mW	

ตารางที่ 5-1 ข้อกำหนดในการออกแบบระบบคืนสัญญาณ บีพีเอสเค และคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป

# 5.2 ระบบสถาปัตยกรรมของวงจรรวมของระบบคืนสัญญาณ บีพีเอสเค และคิวพีเอสเค แบบเฟส เดียว ลูปเดียว บนหลักการเฟสล็อกลูป

รูปที่ 5.1(c) แสดงสถาปัตยกรรมวงจรรวมของระบบคืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป โดยระบบประกอบด้วยวงจร RSFF positive edge triggered, วงจร เปรียบเทียบแรงดัน (Voltage Comparator), วงจรปรับระดับแรงดัน และวงจรออสซิลเลเตอร์ ควบคุมด้วยแรงดัน (Voltage Controlled Oscillator) ซึ่งวงจร RSFF positive edge triggered ทำ หน้าที่เป็นส่วนของตัวเปรียบเทียบเฟสของระบบที่ความถี่ระหว่าง 300M-600 MHz ที่ไฟเลี้ยง 1.8 V โดยสัญญาณแรงดันเอาท์พุทจะเปลี่ยนแปลงตามผลต่างเฟสของอินพุททั้งสองดังสมการที่ 4.22 และ ส่งต่อไปยังวงจรกรองสัญญาณความถี่ต่ำผ่าน (Low-pass filter) ที่เป็นส่วนอยู่นอกวงจรรวม (offchip LPF) เพื่อกู้สัญญาณข้อมูลกลับคืนมาซึ่งมีสองระดับสำหรับระบบคืนสัญญาณบีพีเอสเค ซึ่ง สัญญาณที่ได้จากวงจรกรองสัญญาณความถี่ต่ำผ่านนี้จะเป็นอินพุทของวงจรเปรียบเทียบแรงดัน และ วงจรปรับระดับแรงดัน สำหรับวงจรเปรียบเทียบแรงดันจะมีแรงดันอ้างอิงที่ V<sub>DD</sub>/2 โดยวงจรจะต้องมี การออกแบบฮิสเทอรีซิสอย่างเหมาะสมซึ่งช่วงการทำงานของวงจรจะต้องตอบสนองอัตราการส่ง ข้อมูลที่ 100-200Mbit/s ส่วนวงจรปรับระดับแรงดันทำหน้าที่ปรับแรงดันของสัญญาณบีพีเอสเคที่มี ค่าต่างกันให้อยู่ในระดับเดียวกันเพื่อเป็นอินพุทของวงจรออสซิสเลเตอร์ควบคุมด้วยแรงดัน เนื่องจาก อินพุทของวงจรออสซิสเลเตอร์ควบคุมด้วยแรงดันต้องการแรงดันดีซีดังนั้นจะต้องมีวงจรกรอง สัญญาณความถี่ต่ำผ่านกั้นระหว่างเอาท์พุทของวงจรปรับระดับแรงดัน และวงจรออสซิสเลเตอร์ ควบคุมด้วยแรงดัน ที่เป็นส่วนอยู่นอกวงจรรวม (off-chip LPF)และสุดท้ายวงจรออสซิสเลเตอร์ที่ ควบคุมด้วยแรงดัน ที่เป็นส่วนอยู่นอกวงจรรวม (off-chip LPF)และสุดท้ายวงจรออสซิสเลเตอร์ที่ ควบคุมด้วยแรงดันที่สร้างความถี่ได้ในช่วง 250M-650MHz สำหรับบทนี้เทคนิคของการดึงขึ้นลงของ แรงดัน V<sub>y</sub> จะใช้การเปรียบเทียบแรงดัน V<sub>y</sub> กับระดับแรงดันอ้างอิง 2V<sub>DD</sub>/4 และถ้าวงจรเปรียบเทียบ แรงดันเอาท์พุทให้ค่าลอจิกเป็น 0 แรงดันอินพุท VCO หรือ V<sub>z</sub> =k{V<sub>y</sub>+(V<sub>DD</sub>/4)} และถ้าวงจร เปรียบเทียบแรงดันเอาท์พุทให้ลอจิก 1 แรงดันอินพุท VCO หรือ V<sub>z</sub> =k{V<sub>y</sub>+(-V<sub>DD</sub>/4)} สามารถแสดง แนวคิดการดึงขึ้นลงของสัญญาณ V<sub>y</sub> และสัญญาณ V<sub>z</sub> ดังรูปที่ 5.1(a) และบล็อกไดอะแกรมของวงจร การกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล์อกลูปดังรูปที่ 5.1(b)



(b) วงจรกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป





รูปที่ 5.1 ระบบคืนสัญญาณบีพีเอสเค เฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป สำหรับสถาปัตยกรรมวงจรรวมของระบบคืนสัญญาณคิวพีเอสเค เฟสเดียว ลูปเดียว บนหลักการเฟส ล็อกลูป จะแสดงดังรูปที่ 5.2(c) วงจรรวมจะเพิ่มวงจรเปรียบเทียบแรงดัน (Voltage Comparator) และวงจรปรับค่าแรงดันอย่างละหนึ่งวงจร โดยทั่วไปสามารถที่จะใช้วงจรรวมที่ได้ออกแบบของวงจร เปรียบเทียบแรงดัน และวงจรปรับค่าแรงดันจากระบบคืนสัญญาณบีพีเอสเค ดังนั้นแนวคิดนี้จึงมีความ สะดวกในการเพิ่มจำนวนบิตของข้อมูล สำหรับรูปที่ 5.2(a) สัญญาณ V<sub>y0</sub> เปรียบเทียบกับแรงดันอ่างอิง 2V<sub>DD</sub>/4 เมื่อเอาท์พุทของวงจรเปรียบเทียบแรงดันเป็นลอจิก 0 แรงดัน V<sub>y1</sub> =k{(V<sub>y0</sub>+(V<sub>DD</sub>/4)} และเมื่อ เอาท์พุทของวงจรเปรียบเทียบแรงดันเป็นลอจิก 1 แรงดัน V<sub>y1</sub> =k{(V<sub>y0</sub>+(V<sub>DD</sub>/4)} และเมื่อ เอาท์พุทของวงจรเปรียบเทียบแรงดันเป็นลอจิก 1 แรงดัน V<sub>y1</sub> =k{(V<sub>y0</sub>+(V<sub>DD</sub>/4)} เอาท์พุทของวงจรเปรียบเทียบเกียนกับแรงดันอ้างอิง 2V<sub>DD</sub>/4 เมื่อเอาท์พุทของวงจรเปรียบเทียบ แรงดันเป็นลอจิก 0 แรงดัน V<sub>z</sub> =k{(V<sub>y1</sub>+(V<sub>DD</sub>/8)} และเมื่อเอาท์พุทของวงจรเปรียบเทียบแรงดันเป็น ลอจิก 1 แรงดัน V<sub>z</sub> =k{(V<sub>y1</sub>+(-V<sub>DD</sub>/8)} โดยแรงดัน V<sub>z</sub> จะมีเพียงระดับแรงดันเดียวซึ่งจะเป็นแรงดัน อินพุทของ VCO สามารถแสดงแนวคิดของสัญญาณแรงดัน V<sub>x0</sub>, สัญญาณแรงดัน V<sub>y1</sub> และสัญญาณ แรงดัน V<sub>z</sub> แสดงดังรูปที่ 5.2(a) และบล็อกไดอะแกรมของวงจรกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป


(b) วงจรกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป



(c) สถาปัตยกรรมอย่างง่ายของวงจรรวมระบบคืนสัญญาณคิวพีเอสเค เฟสเดียว ลูปเดียว บน หลักการเฟสล็อกลูป

รูปที่ 5.2 ระบบคืนสัญญาณคิวพีเอสเค เฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป ต่อไปจะเป็นการอธิบายการออกแบบของวงจรส่วนต่างของสถาปัตยกรรมของวงจรรวมระบบคืน สัญญาณบีพีเอสเค และระบบคืนสัญญาณคิวพีเอสเค

### 5.3 การออกแบบวงจร

การออกแบบวงจรรวมของระบบคืนสัญญาณบีพีเอสเค และระบบคิวพีเอสเค จากรูปที่ 5.1(c) และรูป ที่ 5.2(c) ซึ่งวงจรรวมแต่ละบล็อคจะต้องทำการออกแบบตามความถี่ที่ใช้งาน กำลังการใช้งานที่ต่ำ และมีประสิทธิภาพเหมาะสมตามมาตรฐานหรือสูงกว่าของผู้ออกแบบก่อนหน้า

## 5.3.1 Positive Edge Triggered RS Flip Flop

จากบทที่ก่อนหน้าวงจร positive edge triggered rsff ได้มาจากไอซีเฟสล็อกลูปเบอร์ CD4046 ส่วน ้หัวข้อนี้เป็นการสร้างมาจากวงจรมาจากระดับทรานซิสเตอร์เทคโนโลยีซีมอส ซึ่งคุณลักษณะของวงจร ้จะต้องเหมือนบทก่อนหน้า และความถี่ที่จะทำการออกแบจะเป็นช่วงการทำงานได้ถึง 600MHz สำหรับวงจร positive edge triggered rsff จะประกอบด้วยวงจรย่อยสองวงจรคือ วงจร S-R latch และวงจร pulse detector

### 5.3.1.1 pulse detector

แนวคิดต้องการสัญญาณเอาท์พุทพัลส์ที่มีค่าเป็น V<sub>DD</sub> เพียงช่วงเวลาสั้นในคาบของสัญญาณอินพุท พัลส์ เพื่อสัญญาณเอาท์พุทจะไปทำการเปิดใช้งานวงจร S-R latch โดยวงจร pulse detector จะมี ้ ค่าเป็น V<sub>DD</sub> เริ่มจากขอบขาขึ้นของสัญญาณพัลส์อินพุท สามารถแสดงแนวคิดของวงจรดังรูปที่ 5.3



(a) บล็อกฟังก์ชันวงจร pulse detector



(b) Time domain ของวงจร pulse detector รูปที่ 5.3 แนวคิดของวงจร pulse detector

ส่วนต่อไปจะทำการสร้างวงจรที่มีแนวคิดดังรูปที่ 5.3 (b) เมื่อพิจารณาสัญญาณพัลส์อินพุทและ สัญญาณพัลส์เอาท์พุท วงจรที่จะทำการออกแบบจะต้องแบ่งสัญญาณอินพุทเป็นสองเส้นทาง โดย เส้นทางแรกเป็นสัญญาณอินพุทเข้าไปยังวงจรลอจิกแอนด์เกต (AND Gate) ส่วนอีกเส้นทางจะต้องมี การดีเลย์และสัญญาณจะต้องกลับเฟส 180 องศากับสัญญาณเส้นทางแรก ซึ่งวงจรลอจิกน็อตเกต (NOT Gate) สามารถแสดงแนวคิดของวงจร pulse detector ในระดับลอจิกเกตดังรูปที่ 5.4





(b) time domain ของวงจร pulse detector รูปที่ 5.4 วงจร pulse detector

จากรูปที่ 5.4 (a) เป็นวงจร pulse detector ที่ประกอบด้วยวงจรแอนด์เกต และน้อตเกต หรือวงจร อินเวอร์เตอร์ โดยส่วนต่อไปจะเป็นการสร้างวงจรลอจิกเกตจากทรานซิสเตอร์ซีมอส โดยจะเป็น ขั้นตอนการออกแบบที่คำนึงถึงประสิทธิภาพที่ใช้งานอย่างเหมาะสม

# ซึมอสอินเวอร์เตอร์

วงจรซีมอสอินเวอร์เตอร์เมื่อสัญญาณอินพุทมีขนาดใหญ่ทรานซิสเตอร์เอ็นมอส (nmos) ดึงลงโหนด เอาท์พุทในขณะที่ทรานซิสเตอร์พีมอส (pmos) ทำหน้าที่เป็นโหลด และสัญญาณอินพุทมีขนาดต่ำ ทรานซิสเตอร์พีมอส (pmos) ดึงขึ้นโหนดเอาท์พุทในขณะที่ทรานซิสเตอร์เอ็นมอส (nmos) ทำหน้าที่ เป็นโหลด โดยวงจรอินเวอร์เตอร์จะเป็นวงจรที่ไม่มีการสูญเสียของพลังงานเนื่องจากกระแสเอาท์พุทมี ค่าเป็น 0 A แต่อย่างไรก็ตามในทางปฏิบัติมีกระแสรั่วไหลจึงทำให้มีการสูญเสียพลังงาน สามารถแสดง วงจรอินเวอร์เตอร์ดังรูปที่ 5.5



รูปที่ 5.5 วงจรซีมอสอินเวอร์เตอร์

จากรูปที่ 5.5 อินพุทเชื่อมต่อขาเกตของซีมอสเอ็นมอส และซีมอสพีมอส ดังนั้นทรานซิสเตอร์ ทั้งสองขับเคลื่อนโดยตรงจากสัญญาณอินพุท โดยขาบอดี (body) ของเอ็นมอสเชื่อมต่อกับกราวนด์ และขาบอดี (body) ของพีมอสเชื่อมต่อกับไฟเลี้ยง เนื่องจากของทั้งสองอุปกรณ์ V<sub>SB</sub>=0 V ทำให้ไม่มี ผลกระทบต่อการไบอัสค่าแรงดันอินพุท และเอาท์พุทของเอ็นมอสของวงจรอินเวอร์เตอร์รูปที่ 5.5 แสดงดัง

$$\mathbf{V}_{GS,n} = V_{in} \tag{5.1}$$

$$\mathbf{V}_{DS,n} = V_{out} \tag{5.2}$$

และค่าแรงดันอินพุท และเอาท์พุทของพีมอสของวงจรอินเวอร์เตอร์รูปที่ 5.5 แสดงดัง

$$\mathbf{V}_{GS,\mathbf{p}} = -\left(V_{DD} - V_{in}\right) \tag{5.3}$$

$$\mathbf{V}_{DS,\mathbf{p}} = -\left(V_{DD} - V_{out}\right) \tag{5.4}$$

พิจารณาการทำงานของวงจรซีมอสอินเวอร์เตอร์มีสองกรณี เมื่อสัญญาณอินพุทมีขนาดเล็ก V<sub>in</sub> <V<sub>th,n</sub> ทรานซิสเตอร์เอ็นมอสจะไม่ทำงาน (cut-off) และทรานซิสเตอร์พีมอสจะทำงาน (on) ในทางตรงกันข้ามเมื่อสัญญาณอินพุทมีขนาดใหญ่ V<sub>in</sub>>V<sub>th,p</sub> ทรานซิสเตอร์เอ็นมอสจะทำงาน (on) และทรานซิสเตอร์พีมอสจะไม่ทำงาน (cut-off) ทั้งสองกรณีกระแสเดรนจะประมาณมีค่าเป็นศูนย์

$$I_{\rm D,n} = I_{\rm D,p} = 0 \tag{5.5}$$

### ออกแบบวงจรซีมอสอินเวอร์เตอร์ด้วยการคำนวณ

สำหรับการออกแบบวงจรซีมอสอินเวอร์เตอร์จำทำการพิจาณาค่าพารามิเตอร์ที่สำคัญได้แก่ ขนาด แรงดันอินพุทที่ทำให้วงจรอินเวอร์เตอร์ทำงาน, แรงดันขีดเริ่มของวงจรซีมอสอินเวอร์เตอร์, ขนาดของ ดีเลย์จากอินพุทไปยังเอาท์พุท และดีเลย์เอาท์พุทจากสัญญาญขนาดใหญ่ (V<sub>DD</sub>) ไปยังสัญญาณขนาด เล็ก (0 V) และจากสัญญาณขนาดเล็ก (0 V) ไปยังสัญญาณขนาดใหญ่ (V<sub>DD</sub>) และส่วนสำคัญอีกอย่าง หนึ่งกำลังงานที่ใช้ของวงจรซีมอสอินเวอร์เตอร์ สามารถแสดงฟังก์ชันของแรงดันอินพุทที่ต่ำอย่างน้อย ที่สุด (V<sub>L</sub>) ที่วงจรซีมอสอินเวอร์เตอร์เริ่มทำงาน, ฟังก์ชันของแรงดันอินพุทที่สูงอย่างน้อยที่สุดที่ (V<sub>H</sub>) ที่วงจรซีมอสอินเวอร์เตอร์เริ่มทำงาน และแรงดันขีดเริ่ม (V<sub>th</sub>) ของวงจรซีมอสอินเวอร์เตอร์ดังตาราง ที่ 5-2

Calculation of V<sub>IL</sub> 
$$V_{IL} = \frac{2V_{out} + V_{th,p} - V_{DD} + k_R V_{th,n}}{1 + k_R}$$



**ตารางที่ 5-2** สมการฟังก์ของ V<sub>IL,</sub> V<sub>IH,</sub> และ V<sub>th</sub> [5.1]

โดยที่

$$k_{R} = \frac{k_{n}}{k_{p}} = \frac{u_{n}C_{ox} \cdot \left(\frac{W}{L}\right)_{n}}{u_{p}C_{ox} \cdot \left(\frac{W}{L}\right)_{p}}$$
(5.6)

้สำหรับการออกแบบวงจรซีมอสอินเวอร์เตอร์จะต้องมีความสมมาตร ซึ่งสามารถกำหนดด้วยอัตรส่วน ระหว่างเอ็นมอส และพีมอส หรือกล่าวอีกในหนึ่งก็คือค่าของ k<sub>R</sub>=1 ส่งผลให้ค่าแรงดันขีดเริ่มของเอ็น มอสมีค่าเท่ากับค่าสมบูรณ์ของแรงดันขีดเริ่มของพีมอสสามารถแสดงดังสมการที่

$$\mathbf{V}_{\mathrm{th,n}} = \left| \mathbf{V}_{\mathrm{th,p}} \right| \tag{5.7}$$

จากสมการที่ (5.6) ต้องการทำให้ k<sub>R</sub>=1 ดังนั้นจะต้องทำการจำลองทรานซิสเตอร์ในเทคโนโลยีซีมอส umc180nm โดยทรานซิสเอตร์เอ็นมอสจะใช้ N\_BPW\_18\_MM และทรานซิสเตอร์พีมอสจะใช้ P\_18\_MM เริ่มจากการทดสอบความสัมพันธ์ของกระแส และแรงดันของทรานซิสเตอร์เอ็นมอส การ จำลองจะวัดกระแสเดรน I<sub>D</sub> โดยให้แรงดันเดรน-ซอส VDS=1.8V และทำการปรับเปลี่ยนค่าแรงดัน เกท-ซอส VGS จากแรงดัน 0 V ถึง 1.8 V และจำลองกระแสเดรน I<sub>D</sub> โดยให้แรงดันเกท-ซอสVGS=1.8V และทำการปรับเปลี่ยนค่าแรงดันเดรน-ซอส VDS จากแรงดัน 0 V ถึง 1.8 V โดยทรานซิสเตอร์ N\_BPW\_18\_MM มี W=1uM และ L=0.180uM สามารถแสดงดังรูปที่ 5.6





(a) Schematic ของการทดสอบความสัมพันธ์ของ I<sub>D</sub> และ VGS และควาสัมพันธ์ของ I<sub>D</sub> และ V<sub>DS</sub> ของทรานซิสเตอร์เอ็นมอส

ร**ูปที่ 5.6** การจำลอง และผลการจำลองของ N\_BPW\_18\_MM

ต่อไปจำทำการหาค่า W ของทรานซิสเตอร์พีมอส P\_18\_MM เพื่อทำให้ค่า k<sub>R</sub>=1 ซึ่งสามารถที่จะทำ ได้ด้วยการจำลอง P\_18\_MM เพื่อหาค่ากระแสเดรน I<sub>D</sub> กับความสัมพันธ์แรงดันเกท-ซอส V<sub>GS</sub> และ กระแสเดรน I<sub>D</sub> กับความสัมพันธ์แรงดันเดรน-ซอส V<sub>DS</sub> สามารถแสดงดังรูปที่ 5.7



(a) Schematic ของการทดสอบความสัมพันธ์ของ I<sub>D</sub> และ VGS และควาสัมพันธ์ของ I<sub>D</sub> และ V<sub>DS</sub> ของทรานซิสเตอร์พีมอส





จากการจำลองทรานซิสเตอร์เอ็นมอส N\_BPW\_18\_MM ที่ขนาด w =1um และ L =0.18um ที่ แรงดันเกทซอสมีค่า 0.9V และไฟเลี้ยงแรงดันเดรนซอสมีค่า 1.8V จะได้กระแสเดรนประมาณ 150uA และที่ทรานซิสเตอร์พีมอส P\_18\_MM ที่ขนาด w = 3.2uA และ L=0.18um ที่แรงดันเกทซอสมีค่า 0.9V และไฟเลี้ยงแรงดันเดรนซอสมีค่า 1.8V จะได้กระแสเดรนประมาณ 150uA จะพบว่าขนาดของ เอ็นมอส และพีมอสค่านี้จะส่งผลให้ค่า k<sub>R</sub>=1 ต่อไปจะทำการจำลองวงจรอินเวอร์เตอร์รูปที่ 5.5 โดยใช้ ขนาดเอ็นมอส และพีมอสตามที่กล่าวมาก่อนหน้านี้แสดงดังรูปที่ 5.8





ร**ูปที่ 5.8** วงจรอินเวอร์เตอร์ และการจำลอง

จากการจำลองวงจรอินเวอร์เตอร์พบว่าแรงดันอินพุทดีซีมีค่า 0.9V จะมีแรงดันเอาท์พุทดีซีมีค่า 0.85V ซึ่งเป็นค่าทรานซิสเตอร์เอ็นมอส และทรานซิสเตอร์พีมอสมีค่า k<sub>R</sub> ใกล้เคียงกับ 1 ดังนั้นจึงสามารถ เขียนความสัมพันธ์ระหว่างทรานซิสเตอรีเอ็นมอส และทรานซิสเตอร์พีมอสดังที่ (5.8)

$$k_n = 3.2k_p \tag{5.8}$$

จากค่าความสัมพันธ์สมการที่ (5.8) สามารถที่จะใช้สำหรับการออกแบบวงจรลอจิกแบบต่างๆเพื่อการ sizing ต่อไปจะเป็นการจำลองวงจรทรานซิสเตอร์ด้วยการป้อนสัญญาณพัลส์เข้าไปที่ความถี่ 500MHz เพื่อดูฟังก์ชันการทำงาน และจะจำลองดู delay ระหว่างอินพุท และเอาท์พุท และสามารถจำลองดู แสดงดังรูปที่ 5.9



(a) schematic inverter



**(b)** delay =0.0117ns ระหว่างสัญญาณอินพุท และสัญญาณเอาท์พุท

รูปที่ 5.9 Schematic และผลการจำลองวงจรอินเวอร์เตอร์ด้วยสัญญาณอินพุทพัลส์ จากการจำลองพบว่าที่ขนาดเอ็นมอส และพีมอสดังรูปที่ 5.9(a) ฟังก์ชันการทำงานของวงจร อินเวอร์เตอร์ทำงานได้ และมี delay = 0.0117ns สำหรับค่าแรงดัน V<sub>IL</sub>=0.55V ,แรงดัน V<sub>IH</sub>=1.25V และที่ค่าแรงดันนี้จะให้ delay =0.0178ns ส่วนต่อไปจะเป็นการวาด layout ของวงจรอินเวอร์เตอร์ เพื่อทำการเปรียบเทียบระหว่างวงจร schematic และวงจร layout วงจรทั้งสองมี delay ,V<sub>IL</sub> และ V<sub>IH</sub> รวมทั้งฟังก์ชันการทำงานสามารถแสดงlayout ของวงจรอินเวอร์เตอร์รูปที่ 5.10 และทำการ เปรียบเทียบของ schematic และ av\_extracted



(a) layout วงจรอินเวอร์เตอร์รูปที่ 5.9(a)



(b) ผลการจำลองวงจรอินเวอร์เตอร์เปรียบเทียบระหว่าง schematic และ av\_extracted เป็นช่วง



(c) ผลการจำลองวงจรอินเวอร์เตอร์เปรียบเทียบระหว่าง schematic และ av\_extracted เป็นช่วง fall time

รูปที่ 5.10 layout และผลการจำลองเปรียบเทียบระหว่าง schematic และ av\_extracted จากการจำลองวงจรซีมอสอินเวอร์เตอร์แบบ schematic และ av\_extracted จะพบว่า av\_extracted จะมี parasitic capacitance และ parasitic resistance ส่งผลให้มี delay มากกว่า แบบ schematic ต่อไปจะทำการปรับขนาดเอ็นมอส และพีมอสของวงจรอินเวอร์เตอร์ด้วยการต่อ วงจรอินเวอร์เตอร์ และทำการ sweep แรงดันอินพุทดีซีจาก 0 ถึง 1.8V และทำการคงค่าขนาดของ เอ็นมอส w=1um ,l=0.18um และทำการปรับค่าขนาด w ของพีมอส และคงค่า l=0.18um และดู เอาท์พุทขาเดรนของวงจรอินเวอร์เตอร์ที่แรงดันเอาท์พุท 0.9V มีแรงดันอินพุทดีซีที่ 0.9 V สามารถ แสดงการจำลองดังรูปที่ 5.11



รูปที่ 5.11 ผลการจำลองวงจรซีมอสอินเวอร์เตอร์ด้วยการปรับเปลี่ยนค่า w ของเอ็นมอส จากการจำลองจะพบว่าทรานซิสเตอร์เอ็นมอส w=1um ,l=0.18um ควรจะใช้ทรานซิสเตอร์พีมอส w=3.26um ,l=0.18um พบว่าค่าทรานซิสเตอร์พีมอสที่ได้จากการใช้ I\_V curve และการปรับขนาด ของเอ็นมอสด้วยการปรับเปลี่ยนค่า w ของทรานวิสเตอร์พีมอสมีค่าใกล้เคียงกันนั้นคือ 3.2u และ 3.26u แต่เนื่องจากค่าพารามิเตอร์ w ที่ 3.26um จะให้ค่า delay ระหว่างอินพุท และเอาท์พุทที่มาก เกินไป ซึ่งพารามิเตอร์ที่ต้องคำนึงถึงนอกจากดีซีเอาท์พุทแล้วยังต้องสนใจ fall tine (t<sub>f</sub>) ,rise time (t<sub>r</sub>) และpropagation delay (t<sub>p</sub>) สำหรับการวิเคราะห์จะเริ่มจาก t<sub>f</sub> ซึ่งเป็นค่าเวลาที่แรงดันเอาท์พุทจาก VDD ไป GND แต่จะคิดจาก 90% จากแรงดันเอาท์พุท VDD ไป 10% จากแรงดันเอาท์พุท GND สามารถแสดงวงจรสมมูลขอวงจรซีมอสอินเวอร์เตอร์ช่วง t<sub>f</sub> สามารถแสดงดังรูปที่ 5.12



(a) NMOS ON ,PMOS OFF discharge circuit



(b) output waveform

ร**ูปที่ 5.12** วงจรสมมูล และสัญญาณเอาท์พุทช่วงแรงดันเอาท์พุทจาก VDD ไป GND พิจารณากระแส i ของวงจรรูปที่ 5.12(a)

$$i = -C_{out} \frac{\partial V_{out}}{\partial t} = \frac{V_{out}}{R_n}$$
(5.9)

initial condition,  $Vout(0) = V_{DD}$ 

$$V_{out}(t) = V_{DD} e^{-t/\tau_n}, \tau_n = R_n C_{out}$$
(5.10)

และสามารถหา  $t_f$  จากจุด (V<sub>1</sub>, $t_x$ ) ไปยังจุด (V<sub>0</sub>, $t_y$ )

$$t_f = \tau_n \left[ \ln \left( \frac{V_{DD}}{0.1 V_{DD}} \right) - \ln \left( \frac{V_{DD}}{0.9 V_{DD}} \right) \right]$$
(5.11)

ดังนั้น  $t_f = 2.2\tau_n$  ต่อไปทำการพิจารณา t<sub>r</sub> ซึ่งเป็นค่าเวลาที่แรงดันเอาท์พุทจาก GND ไป VDD แต่จะ คิดจาก 10% จากแรงดันเอาท์พุท GND ไป 90% จากแรงดันเอาท์พุท VDD สามารถแสดงวงจรสมมูล ขอวงจรซีมอสอินเวอร์เตอร์ช่วง t<sub>r</sub> สามารถแสดงดังรูปที่ 5.13



(a) NMOS OFF ,NMOS ON charge circuit



(b) output waveform

รูปที่ 5.13 วงจรสมมูล และสัญญาณเอาท์พุทช่วงแรงดันเอาท์พุทจาก GND ไป VDD

$$i = C_{out} \frac{\partial V_{out}}{\partial t} = \frac{V_{DD} - V_{out}}{R_n}$$
(5.12)

initial condition, Vout(0) = 0V

$$V_{out}(t) = V_{DD} \left( 1 - e^{-t/\tau_p} \right), \tau_p = R_p C_{out}$$
(5.13)

และสามารถหา t<sub>f</sub> จากจุด (V<sub>0</sub>,t<sub>u</sub>) ไปยังจุด (V<sub>1</sub>,t<sub>v</sub>) ซึ่งจะได้ค่า t<sub>f</sub> = $2.2\tau_n$  ดังนั้นจึงได้ทำการลด ขนาดของ w ของทรานซิสเตอร์พีมอสให้มีค่า 2.5 um ในการออกแบบวงจรรวมนี้จะใช้ค่า  $k_n = 2.5k_p$ นั้นคือถ้าใช้ขนาดของทรานซิสเตอร์เอ็นมอส w=1um ,l=0.18um จะใช้ค่าทรานซิสเตอร์พีมอส w=2.5um ,l=0.18um ส่วนต่อไปจะทำการออกแบบทำการสร้างส่วนของวงจรซีมอสอินเวอร์เตอร์ N สเตจ ที่ใช้สำหรับการทริกวงจร positive edge triggered RSFF โดยการเอาวงจรซีมอสอินเวอร์ N ้สเตจมาทำการต่อกันนั้นจะต้องคำถึงโหลดตัวเก็บประจุ และdelay ซึ่งค่า delay จะต้องมีค่าน้อยที่สุด ที่จะเป็นไปได้สำหรับวงจรซีมอสอินเวอร์เตอร์ N สเตจ

### วงจรอินเวอร์เตอร์ N สเตจ [5.2]

สำหรับวงจรอินเวอร์เตอร์ที่มีการต่อคาดเคสกันหลายสเตจสิ่งที่สำคัญที่จะพิจารณาคือขนาดโหลดตัว เก็บประจุ และค่า delay ที่น้อยที่สุด สามารถแสดงรูปตัวอย่างของวงจรซีมอสอินเวอร์ N สเตจที่ใช้ สำหรับการขับโหลด C<sub>L</sub> เพื่อให้ได้ delay น้อยที่สุดดังรูปที่ 5.14



**รูปที่ 5.14** ตัวอย่างวงจรอินเวอร์เตอร์ 3 สเตจที่มีโหลด 8C<sub>1</sub>

จากรูปที่ 5.14 เป็นตั้วอย่างของวงจรอินเวอร์เตอร์ 3 สเตจที่มีโหลด 8C1 โดยสามารถที่จะคำนวณหา ซึ่งเป็นค่าของขนาดที่จะเพิ่มไปในสเตจถัดไปดังสมการดังที่ (5.14)

$$f = \sqrt[N]{C_L} \tag{5.14}$$

โดยที่ f คือค่าขนาดเท่าของอินเวอร์เตอร์สเตจถัดไป ,C<sub>L</sub> คือโหลดเอาท์พุทของวงจรอินเวอร์เตอร์หรือ เป็นค่าเก็บประจุของสเตจสุดท้าย และ N คือจำนวนสเตจของวงจรอินเวอร์เตอร์ โดยค่าโหลด C<sub>L</sub>=2C<sub>in</sub> และต้องการจำนวน 3 สเตจส่งผลให้ได้ค่า f=1.25 ดังนั้นจึงนำค่าที่ได้จากการคำนวณไปสร้างวงจร ซีมอสอินเวอร์เตอร์ 3 สเตจ โดยจะให้ค่าขนาดของทรานซิสเตอร์สเตจแรกของทรานซิสเตอร์เอ็นมอส มีค่าw=4um ,l=0.18um และขนาดของทรานซิสเตอร์พีมอส w=10um ,l=0.18um สามารถแสดง วงจร และผลการจำลองดังรูปที่ 5.15



(a) วงจรซีมอสอินเวอร์เตอร์ 3 สเตจ



(b) ผลการจำลองวงจรรูปที่ 5.15(a) มี delay ระหว่างอินพุท และเอาท์พุทมีค่า 0.075ns รูปที่ 5.15 วงจรซีมอสอินเวอร์เตอร์ 3 สเตจ และผลการจำลองที่ความถี่ 500MHz

จากการอ<sup>้</sup>อกแบบ และจำลองวงจรซีมอสอินเวอร์เตอร์ 3 สเตจจะมี delay ระหว่างสัญญาณอินพุท และสัญญาณเอาท์พุท 0.075ns ต่อไปจะทำการสร้างวงจรซีมอสอินเวอร์เตอร์แบบรูปที่ 5.15(a) สอง ชุด เนื่องจากวงจร positive edge triggered RSFF มีสองอินพุทขา set และขา reset สามารถแสดง วงจรซีมอสอินเวอร์เตอร์ของ set และ reset แสดงดังรูปที่ 5.16



จากการจำลองวงจรซีมอสอินเวอร์เตอร์ 3 สเตจรูปที่ 5.16 พบว่าสัญญาณอินพุท set และreset เป็น สัญญาณเดียวกัน และวงจรซีมอสอินเวอร์เตอร์ทั้งสองมีขนาดเท่ากันทุกประการดังนั้นสัญญาณ เอาท์พุท out\_set และout\_reset มีสัญญาณเหมือนกัน ส่วนต่อไปจะทำการสร้างวงจรซีมอสอินเอวร์ เตอร์แบบ layout ซึ่งจะต้องนำวงจรซีมอสแบบ schematic และแบบav\_extracted มาทำการ เปรียบเทียบกันเพื่อดูประสิทธิภาพ และผลกระทบที่เกิดจากการ layout ซึ่งส่งผลให้เกิด parasitic capacitance และ parasitic resistance สามารถแสดงผลการจำลองดังรูปที่ 5.17



(b) ผลการจำลองschematic รูปที่ 5.16(a) เปรียบเทียบกับวงจร layot รูปที่ 5.17(a) รูปที่ 5.17 layout และผลการจำลองเปรียบเทียบระหว่าง schematic กับ av\_extracted

จากการจำลองเปรียบเทียบระหว่าง schematic และ av\_extracted พบว่าสัญญาณเอาท์พุทที่เกิด จากการ layout และมี parasitic capacitance และ parasitic resistance จะส่งผลให้ delay มากกว่าแบบ schematic และสัญญาณเอาท์พุทระหว่าง out\_set และ out\_reset ของ av\_extracted ให้ผลการจำลองที่ไม่เท่ากันมีการ delay อยู่ระหว่างสัญญาณทั้งสอง แต่เป็นdelay ที่ ยอมรับได้ดังนั้นจึงไม่จำเป็นต้องแก้ layout ต่อไปจะทำการสร้างวงจรแอนด์เกตเพื่อที่จะสร้าง สัญญาณทริกสำหรับวงจร positive edge triggered RSFF ดังที่กล่าวมาก่อนหน้านี้ดังรูปที่ 5.4

#### • วงจรแอนด์เกต (AND gate)

สำหรับวงจรแอนด์เกตจะประกอบด้วยสองอินพุท และหนึ่งเอาท์พุท การสร้างวงจรแอนด์เกตจะสร้าง มาจากวงจรแนนด์เกต (NAND gate) โดยวงจรแนนด์เกตจะประกอบด้วยสองอินพุท และหนึ่งเอาท์พุท สามารถแสดง symbol และตาราง truth table ดังรูปที่ 5.18



(a) symbol NAND gate

V <sub>A</sub>	V <sub>B</sub>	V <sub>out</sub>
0	0	V <sub>DD</sub>
0	V <sub>DD</sub>	V <sub>DD</sub>
V <sub>DD</sub>	0	V <sub>DD</sub>
V <sub>DD</sub>	V <sub>DD</sub>	0

(b) Truth table ของ NAND gate

## **รูปที่ 5.18** NAND gate

ต่อไปจะเป็นการออกแบบขนาดของทรานซิสเตอร์เอ็นมอส และทรานซิสเตอร์พีมอสสำหรับวงจร แนนด์เกตโดยขนาดจะพิจารณามาจากวงจรซีมอสอินเวอร์เตอร์ที่ได้กล่าวมาก่อนหน้านี้ วงจรแนนด์ เกตจะประกอบด้วยวงจรทรานซิสเตอร์เอ็นมอสสองตัวต่ออนุกรมกัน และทรานซิสเตอร์พีมอสต่อ ขนานกัน ซึ่งค่าความต้านทานของทรานซิสเตอร์ (R<sub>on</sub>) จะแปรผันตรงกับขนาดของความยาวของ ทรานซิสเตอร์ (L) ดังนั้นความสัมพันธ์ระหว่างขนาดทรานซิสเตอร์เอ็นมอส และทรานซิสเตอร์พีมอส สามารถแสดงดังรูปที่ 5.19



(a) วงจรซีมอสแนนด์เกต









จากการจำลองschematicของวงจรแอนด์เกตรูปที่ 5.20(a) ต่อไปจะเป็นการ layout ของวงจรแอนด์ เกตรูปที่ 5.20(a) และทำการจำลองวงจรแอนด์เกตแบบ schematic และ layout เพื่อดูประสิทธิภาพ แสดงดังรูปที่ 5.21



(a) layout and gate



(b) ผลการจำลองวงจรซีมอสแอนด์เกทระหว่าง schematic และav\_extracted





**รูปที่ 5.21** layout และผลการจำลองระหว่าง schematic และav\_extracted ของวงจรซีมอส แอนด์เกตที่ความถี่ 500MHz

จากการที่ได้ออกแบบก่อนหน้าของวงจรซีมอสอินเวอร์เตอร์ และวงจรซีมอสแอนด์เกต และได้ทำการ จำลองทั้งแบบ schematic และlayout จะพบว่าสามารถที่จะสร้างวงจรซีมอส pulse detector จาก วงจรรูปที่ 5.4(a)ตามที่ต้องการเพื่อที่จะทำการทริกวงจรซีมอส rs-latch ด้วยการนำวงจรซีมอส อินเวอร์เตอร์ 3 สเตจ มาต่ออนุกรมกับวงจรซีมอสแอนด์เกตทั้งแบบ schematic และ layout โดยจะ ทำการจำลองดูฟังก์ชันการทำงาน และทำการเปรียบเทียบทั้งแบบ schematic และlayout สามารถ แสดงดังรูปที่ 5.22







รูปที่ 5.22 schematic และlayout และผลการจำลองระหว่าง schematic และ av\_extracte จากการจำลองวงจร pulse detector แบบ schematic และav\_extracted พบว่าฟังก์ชันการทำงาน ยังเหมือนเดิม และมี delay จาก parasitic capacitance และ parasitic resistance ต่อไปจะทำการ ออกแบบวงจร RS latch สำหรับวงจร positive edge triggered RSFF

### 5.3.1.2 วงจรอาร์เอสแลตซ์ (RS latch)

วงจรอาร์เอสแลตซ์จะประกอบด้วยอินพุทขา SET (S) และขาRESET (R) และเอาท์พุทขา Q และQ bar โดยวงจรอาร์เอสแลตซ์จะเป็นวงจรที่มีลักษณะดังนี้ เมื่ออินพุทขา S มีค่าเป็น 1 และขา R มีค่าเป็น 0 เอาท์พุท Q จะมีค่าเป็น 1 และค่า Q bar จะมีค่าเป็น 0 และในทางตรงกันข้ามเมื่ออินพุทขา S มีค่า เป็น 0 และขา R มีค่าเป็น 1 เอาท์พุท Q จะมีค่าเป็น 0 และค่า Q bar จะมีค่าเป็น 1 แต่ถ้าอินพุทขา S และขา R มีค่าเป็น 1 จะส่งผลต่อ Q และ Q bar มีค่าเป็น 0 โดยตามฟังก์ชันที่กล่าวมานั้นสามารถ ที่จะสร้างมาจากวงจรนอร์เกต (NOR gate) สองวงจรสามารถแสดงวงจร และตารางความจริง (truth table) ดังรูปที่ 5.23



(a) วงจรอาร์เอสแลตซ์ ที่สร้างมาจากวงจรนอร์เกต

S	R	Q	Q bar	Operation
0	0	0	0	Hold
1	0	1	0	Set
0	1	0	1	Reset
1	1	0	0	Not allowed

(b) ตารางความจริงของวงจรอาร์เอสแลตซ์

รูปที่ 5.23 วงจรอาร์เอสแลตซ์ และตารางความจริง

ต่อไปจะเป็นการออกแบบวงจรซีมอสอาร์เอสแลตซ์ โดยจะคำนึงถึงช่วงความถี่ที่ใช้งาน และจะทำการ ปรับขนาดของทรานซิสเตอร์เอ็นมอส และพีมอสให้เหมะสมตามหลักการโดยพิจารณาจากวงจรซีมอส นอร์เกตที่ประด้วยด้วยทรานซิสเตอร์เอ็นมอสต่อขนานกันสองตัว และตัวทรานซิสเตอร์พีมอสต่อ อนุกรมกันสองตัวซึ่งค่าความต้านทานของทรานซิสเตอร์ R<sub>ON</sub> ขึ้นกับขนาดของ L ของทรานซิสเตอร์ ดังนั้นทรานซิสเตอร์พีมอสที่อนุกรมกันจะทำให้ค่า R<sub>ON</sub> มีค่าเพิ่มขึ้นเนื่องจาการที่ทรานซิสเตอร์อนุกรม ส่งผลให้ขนาด L มีค่าเป็น 2L ดังนั้นสามารถแสดงขนาดของวงจรซีมอสอาร์เอสแลตซ์ดังรูปที่ 5.24



(a) วงจรซีมอสอาร์เอาแลตซ์



ร**ูปที่ 5.24** schematic และผลการจำลองวงจรอาร์เอสแลตซ์

จากรูปที่ 5.24 พบว่าผลการจำลองเห็นว่าวงจรซีมอสอาร์เอสแลตซ์สามารถที่จะทำงานได้ตามฟังก์ชัน ตารางความจริงรูปที่ 5.23(b) ต่อไปจะทำการ layout และทำการเปรียบเทียบระหว่างผลการจำลอง schematic กับav\_extractedสามารถแสดงดังรูปที่ 5.25



(a) layout ของวงจรซีมอสอาร์เอสแลตซ์





ส่วนต่อไปจะเป็นการออกแบบวงจร positive edge triggered RSFF จากวงจรที่กล่าวมาก่อนหน้า สามารถนำมาเชื่อมต่อเป็นวงจร posive edge triggerd RSFF ตามที่ต้องการตามที่กล่าวมาก่อนหน้า อย่างไรก็ตามจะต้องทำการจำลองฟังก์ชันการใช้งานระหว่างวงจร schematic และ av\_extracted โดยสามารถแสดง schematic ,layout และการจำลองระหว่าง schematic และav\_extracted ดัง รูปที่ 5.26



(b) layout ของวงจรซีมอส positive edge triggered RSFF



(c) ผลการจำลองวงจร positive edge triggered RSFF

รูปที่ 5.26 schematic และlayout และผลการจำลองแบบ schematic และav\_extracted ส่วนต่อไปจะทำการออกแบบวงจรซีมอสอินเวอร์เตอร์สำหรับขับกระแสของวงจรกรองสัญญาณ ความถี่ต่ำผ่าน โดยจะต้องสามารถที่จะขับกระแสเพียงพอสำหรับโหลดวงจรกรองสัญญาณความถี่ต่ำ ผ่านตามที่ได้ออกแบบไว้ สำหรับการออกแบบจะสนใจที่ความถี่ 200MHz โดยมีค่าตัวเก็บประจุ 400fF สามารถแสดงวงจร และผลการจำลองดังรูปที่ 5.27



(b) layout ของวงจรอินเวอร์เตอร์สำหรับขับโหลดวงจรกรองสัญญาณความถี่ต่ำผ่าน



(c) ผลการจำลอง schematic และav\_extracted

รูปที่ 5.27 วงจรซีมอสอินเวอร์เตอร์ และ layout และผลการจำลองระหว่างschematic และ av\_extracted ของตัวขับโหลดวงจรกรองสัญญาณความถี่ต่ำผ่าน ที่ความถี่อินพุท 200MHz ส่วนต่อไปจะทำการจำลองเพื่อทดสอบวงจร positive edge triggered RSFF โดยจะทำการปรับค่า ผลต่างเฟส set และreset เพื่อดูเอาท์พุทเป็นค่าเฉลี่ยแรงดันเพื่อดูคุณลักษณะของวงจร postitive edge triggered RSFF สามารถแสดงดังรูปที่ 5.28



(a) การจำลองคุณลักษณะของวงจร positive edge triggered RSFF



คุณลักษณะของ Positive edge triggered RSFF

(b) กราฟคุณลักษณะของ positive edge triggered RSFF แบบ schematic และav\_extracted รูปที่ 5.28 วงจร และผลการจำลองวงจร positive edge triggered RSFF ที่ความถี่ 500MHz

5.3.1.3 จำลอง และผลการจำลองของวงจร positive edge triggered RSFF ที่ความถี่ 500MHz ต่อไปนี้จะนำวงจร positive edge triggered RSFF ที่ได้ออกแบบทั้งแบบ schematic และlayout ในรูปที่ 5.26 มาทำการจำลองเพื่อหาประสิทธิภาพของวงจรในการทำงานที่ 500MHz โดยการจำลอง จะหา rise time, fall time, propagation delay, power และรวมทั้งพื้นที่ layout สามารถที่จะ แสดงการจำลอง และผลการจำลองดังรูปที่ 5.29



(a) schematic ของการจำลอง positive edge triggered RSFF ที่ความถี่ 500MHz



(b) ผลการจำลองของวงจรรูปที่ 5.29 (a)

พารามิเตอร์	schematic	av_extracted
Fall time (ps)	37.47	54.77
Rise time (ps)	44.62	64.12
Propagation delay (ns)	2.098	2.150
Power (mW)	1.78	1.97

(c) ประสิทธิภาพของ positive edge triggered RSFF ที่ความถี่ 500MHz ร**ูปที่ 5.29** การจำลอง และผลการจำลอง positive edge triggered RSFF ที่ความถี่ 500MHz จากการออกแบบวงจร positive edge triggered RSFF และการจำลองทั้งแบบ schematic และ layout ส่วนต่อไปจะทำการออกแบบวงจรออสซิลเลเตอร์ที่ควบคุมด้วยแรงดัน (Voltage Control Oscillator ,VCO) โดยวงจรที่ออกแบบจะมีช่วงความถี่สองช่วงความถี่นั้นคือช่วงความถี่กลาง 400MHz และช่วงความถี่ 60MHz หลักการการออกแบบทั้ง schematic และการออกแบบ layout รวมทั้งการจำลองวงจรทั้งแบบ schematic และav\_extracted สามารถที่จะกล่าวในหัวข้อถัดไป

### 5.3.2 วงจรออสซิลเลเตอร์ที่ควบคุมด้วยแรงดัน (Voltage Control Oscillator ,VCO)

สำหรับวงจรออสซิลเลเตอร์จะเป็นวงจรที่สามารถที่จะสร้างสัญญาณเอาท์พุทเอซีจากสัญญาณแรงดัน ดีซี โดยวงจรออสซิลเลเตอร์จะเป็นวงจรที่อยู่ในรูปของวงจป้อนกลับแบบลบ และอยู่ในเงื่อนไขของ Barkhausen แนวคิดของวงจรป้อนกลับแบบลบนั้นคือสัญญาณที่นำมาป้อนกลับนั้นจะต้องกลับเฟส กับสัญญาณขาเข้าเพื่อทำให้สัญญาณมีขนาดใหญ่ขึ้นไปเรื่อยๆสามารถแสดงแนวคิดของการป้อนกลับ ที่มีสัญญาณป้อนกลับมีเฟสกลับเฟสกับสัญญาณขาเข้าดังรูปที่ 5.30



รูปที่ 5.30 แนวคิดของการออสซิลเลตของระบบป้อนกลับแบบลบ

จากรูปที่ 5.30 สามารถที่จะเขียนฟังก์ชันถ่ายโอนของวงจรป้อนกลับแบบลบ (unity-Gain Negative Feedback Circuit)ดังที่ (5.15)

$$\frac{V_{out}}{V_{in}}(s) = \frac{H(s)}{1 + H(s)}$$
(5.15)

จากสมการที่ (5.15) จะต้องเป็นไปตามเงื่อนไขของ Barkhausen เพื่อที่จะทำให้เกิดสัญญาณออสซิล เลต กำหนดให้  $s=j\omega_0$  สามารถแสดงเงื่อนไขการเกิดออสซิลเลตดังนี้

$$\left|H\left(j\omega_{0}\right)\right| \ge 1 \tag{5.16}$$

$$\left| \angle H\left(j\omega_0\right) \right| \ge 180^{\circ} \tag{5.17}$$

โดยที่ |*H*(*jω*<sub>0</sub>)|เป็นขนาด และ |∠*H*(*jω*<sub>0</sub>)| เป็นเฟสของลูปเปิด โดยทั่วไปแล้ววงจร ออสซิลเลเตอร์จะอาศัยการป้อนกลับแบบบวกเพื่อที่จะทำให้ขนาดสัญญาณมีขนาดใหญ่ขึ้นเรื่อยๆ จนกระทั่งได้ความถื่ออสซิลเลตที่ความถี่ใดความถี่หนึ่ง โดยวงจรออสซิลเลเตอร์ที่จะทำการออกแบบ จะเป็นวงจรที่เรียกว่าวงจร Ring Oscillators

#### 5.3.2.1 วงจร Ring Oscillator [5.3]

วงจร Ring Oscillator ที่จะยกตัวอย่างเป็นวงจร 3 สเตจ ring oscillator สามารถแสดงดังรูปที่ 5.31 โดยกำหนดให้แบบจำลองทรานซิสเตอร์เอ็นมอสมีค่า transconductance เป็น g<sub>m</sub> และทำการละเลย ผลของการมอดูเลตความยาวช่องสัญญาณ (channel length modulation) นั่นคือให้ค่า  $\lambda$ =0 หรือ r<sub>0</sub> =  $\infty$  แต่ละสเตจของวงจร ring oscillator มีฟังก์ชันถ่ายโอนดังที่

$$H_{stage}(s) = \frac{-A_0}{\left(1 + s/\omega_0\right)} \tag{5.18}$$



รูปที่ 5.31 Three-stage ring oscillator.

จากรูปที่ 5.31 วงจร Three-stage ring oscillator มีลูปเกนแสดงดังที่

$$H(s) = \frac{-A_0^3}{\left(1 + s/\omega_0\right)^3}$$
(5.19)

้วงจรออสซิสเลเตอร์สามารถที่จะเกิดความถื่ออสซิสเลตเมื่อเฟสชิพของระบบมีค่าเท่า 180° โดยแต่ ละสเตจจะมีเฟสซิพ 60° ความถื่ออสซิสเลตที่เกิดขึ้นถูกกำหนดโดย

$$\tan^{-1}\frac{\omega_{osc}}{\omega_0} = 60^{\circ} \tag{5.20}$$

และด้วยเหตุนี้

$$\omega_{osc} = \sqrt{3}\omega_0 \tag{5.21}$$

แรงดันน้อยสุดที่แต่ละสเตจจะต้องมีขนาดที่ความถื่ออสซิสเลตเพื่อลูปเกนจะต้องมีค่าเป็น 1

$$\frac{A_0^3}{\left[\sqrt{1+\left(\frac{\omega_{osc}}{\omega_0}\right)^2}\right]^3} = 1$$
(5.22)

จากสมการที่ (5.21) และสมการที่ (5.22) นั้นคือ

เมื่อ A<sub>0</sub> มีค่าน้อยกว่า 2 วงจรจะไม่มีการออสซิสเลต แต่ถ้า A<sub>0</sub> =2 วงจรจะออสซิสเลตเป็นสัญญาณ ไซน์ แต่มีค่า A<sub>0</sub> > 2 จะไม่สามารถที่จะทำการพิจารณาโดยเงื่อนไขของ Barkhausen ได้สามารถแสดง ต่ำแหน่งของโพลของวงจรที่มีค่า A<sub>0</sub> ต่างๆดังรูปที่ 5.32



ร**ูปที่ 5.32** โพลของ Three-stage ring oscillator ที่มีการเปลี่ยนแปลงเกน [5.3]

จากการกล่าวมาข้างต้นเกี่ยวกับวงจร ring oscillator เพื่อทำความเข้าใจเบื้องต้นเพื่อนำไปสู่การ ออกแบบวงจร Voltage-Controlled Ring Oscillator สำหรับใช้ในระบบบีพีเอสเค ,คิวพีเอสเค ดีมอ ดูเลเตอร์ต่อไป หัวข้อต่อไปจะเป็นการกล่าวถึงวงจร Voltage-Controlled Ring Oscillator

5.3.2.2 วงจร Voltage-Controlled Ring Oscillator [5.4]

วงจร voltage-controlled Ring Oscillator (VCO) จะต้องมีการทำงานฟังก์ชันที่แรงดันอินพุทดีซี ของ VCO สามารถที่จะเปลี่ยนความถี่เอาท์พุทของ VCO แบบฟังก์ชัน 1:1 หรือแรงดันอินพุทดีซี VCO หนึ่งแรงดันสามารถที่จะสร้างความถื่ออสซิสเลตของเอาท์พุทของ VCO เพียงหนึ่งความถี่เท่านั้น ซึ่ง จากแนวคิดของวงจร ring oscillator รูปที่ 5.31 จะพบว่าความถื่ออสซิสเลตจะขึ้นกับพารามิเตอร์ตัว ต้านทาน R<sub>D</sub> และตัวเก็บประจุ C<sub>L</sub> ดังนั้นสามารถที่จะทำการเปลี่ยนแปลงค่าต้านทาน หรือค่าตัวเก็บ ประจุด้วยแรงดันอินพุทดีซีของ VCO เพื่อที่จะเปลี่ยนแปลงความถื่ออสซิสเลต จากแนวคิดนี้สามารถ ที่จะสร้างวงจร voltage-controlled Ring Oscillator ต่อไปจะพิจารณาวงจร transmission gates ซึ่งจะมีการเปลี่ยนแปลงแรงดันอินพุทที่ขาเกทของทรานซิสเตอร์เอ็นมอส และทรานซิสเตอร์พีมอส เพื่อแปลงเปลี่ยนค่าความต้านทานสามารถแสดงวงจร transmission gates ดังรูปที่ 5.33



รูปที่ 5.33 (a) วงจร transmission gates (b) วงจรสมมูลของรูปที่ 5.33 (a)

จากวงจรรูปที่ 5.33 สามารถที่จะสมการของตัวต้ำนทาน R<sub>TG</sub> โดยสมมติว่าละเลยผลของการมอดูเลต ความยาวช่องสัญญาณ (channel length modulation) นั่นคือให้ค่า *λ*=0 หรือ r<sub>0</sub> = ∞ และขนาด ของทรานซิสเตอร์เอ็นมอส และทรานซิสเตอร์พีมอสมีกระแสเดรนเท่ากัน และผลรวมของแรงดันดีซีที่ ขาเกทของทรานซิสเตอร์เอ็นมอส และแรงดันดีซีที่ขาเกทของทรานซิสเตอร์พีมอสมีค่าเท่ากับ V<sub>DD</sub> สามารถแสดงสมการดังที่

$$R_{TG} = k \cdot \left( \frac{\left(1 - e^{-1}\right) \cdot V_{DD}}{V_G - V_{TH}} - 0.3 \right), V_{TH} < V_G < \left(1 - e^{-1}\right) \cdot V_{DD} + V_{TH}$$
(5.24)

$$R_{TG} = k \cdot \ln \left( \frac{1}{1 - 0.5 \cdot (1 - e^{-1}) \cdot \frac{V_{DD}}{V_G - V_{TH}}} \right), V_G > (1 - e^{-1}) \cdot V_{DD} + V_{TH}$$
(5.25)

ต่อไปจะทำการจำลอง และทดสอบการจำลองของวงจร transmission gates โดยจะให้ค่าขนาดของ ทรานซิสเตอร์สเตจแรกของทรานซิสเตอร์เอ็นมอสมีค่าw=1um ,l=0.4um และขนาดของ ทรานซิสเตอร์พีมอส w=2.5um ,l=0.4um เพื่อดูความสัมพันธ์ระหว่างแรงดันดีซีอินพุท และค่าตัว ต้านทาน R<sub>TG</sub> และค่าทรานส์คอนดัคแตนซ์ g<sub>TG</sub> ของวงจร transmission gates ซึ่งเมื่อค่าV<sub>G</sub> มีค่าน้อย กว่า V<sub>TH</sub> วงจร transmission gates จะไม่ทำงาน (switch off) ดังนั้น R<sub>TG</sub> จะมีค่ามากและเมื่อ V<sub>G</sub> มี ้ค่ามากกว่า V<sub>TH</sub> วงจร transmission gates จะทำงาน (switch on) ดังนั้น R<sub>TG</sub> จะมีค่าน้อย สามารถ แสดงวงจรจำลอง และผลการจำลอง R<sub>TG</sub> และ g<sub>TG</sub> ดังรูปที่ 5.34



(a) วงจร transmission gates ที่ใช้ในการจำลอง โดยจะ sweep V<sub>G</sub> 0 ถึง 1.8V



Characterization of CMOS transmission gate

Characterization of CMOS transmission gate



(c) ผลการจำลอง g<sub>TG</sub> ของวงจรรูปที่ 5.34(a) **รูปที่ 5.34** วงจร transmission gate และการจำลองเพื่อหาค่า R<sub>TG</sub> และg<sub>TG</sub>

จากการจำลองพบว่าค่าความต้านทาน R<sub>TG</sub> ของแรงดัน V<sub>G</sub> ตั้งแต่ค่า 0 ถึง 1.8V มีช่วงค่าความ ต้านทานที่ค่อยข้างจะกว้าง ดังนั้นจึงส่งผลให้ช่วงของความถี่ VCO จะมีช่วงความถี่ที่กว้าง หรือกล่าว อีกนัยหนึ่งคือมีความชันของ VCO ที่สูง โดยค่าความต้านทานของ R<sub>TG</sub> สามารถหาได้ดังที่

$$R_{TG} = \frac{V_{out} - V_{in}}{I_{out}}$$
(5.26)

และ g<sub>TG</sub>

$$g_{TG} = 1/R_{TG}$$
 (5.27)

ในการออกแบบจะทำการเลือกขนาดของทรานซิสเตอร์เอ็นมอส  $W_n=1$ um , $L_n=0.4$ um และ ทรานซิสเตอร์พีมอส  $W_p=2.5$ um , $L_p=0.4$ um ส่วนต่อไปจะเป็นการแสดงวงจร transmission gate แบบ schematic และlayout และผลการจำลองเปรียบเทียบของทั้งสองแบบ schematic และ layout และเนื่องจากเป็นวงจร VCO แบบ 3 สเตจ ดังนั้นวงจร transmission gate จึงประกอบด้วย สามวงจรที่เหมือนกันทุกประการสามารถแสดงดังรูปที่ 5.35





(c) ผลการจำลองค่าความต้านทานของวงจร transmission gate

รูปที่ 5.35 วงจร และผลการจำลอง transmission gate ทั้ง schematic และ av exteacted จากผลการจำลองค่าความต้านทาน R<sub>TG</sub> ของแบบ schematic และav extracted มีค่าเท่ากัน แต่ เนื่องจากพบว่าค่าความต้านทานในช่วงแรงดันดีซีอินพุท V<sub>G</sub> ช่วง 0 ถึง 1.8V จะมีค่าที่แตกต่างกัน ้ค่อนข้างสูง ดังนั้นจะส่งผลให้ช่วงความถี่ของ VCO หรือความชั้นของ VCO มีค่าสูง ส่งผลให้มีความ ยากลำบากในการออกแบบลูปเสถียรภาพของระบบสำหรับระบบกู้คืนสัญญาณบีพีเอสเค ,คิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานของเฟสล็อกลูป วิธีแก้ปัญหาที่ง่ายที่สุดในการทำให้ค่าความ ต้านทานของ R<sub>TG</sub> มีช่วงที่แคบลง ด้วยการต่อตัวต้านทานค่าหนึ่งมาขนานระหว่างขาเดรน และขาซอส หรือระหว่างขาอินพุท และเอาท์พุทของวงจร transmission gate นั้นเอง จากแนวคิดจึงจะทำการ ้ออกแบบ และทำการทดลองเพื่อดูผลการจำลองว่าได้ตามความต้องการหรือไม่ สามารถแสดงแนวคิด ดังรูปที่ 5.36



ร**ูปที่ 5.36** แนวคิดลดช่วงความกว้างของค่า R<sub>тG</sub>

้จากแนวคิดรูปที่ 5.36 จะต้องหาค่า R<sub>P</sub> สำหรับต่อขนานเพื่อลดช่วงความกว้างของค่า R<sub>TG</sub> เพื่อทำให้ ช่วงความถี่หรือความชั้นของ VCO มีค่าไม่สูงเกินไป เพื่อไม่ให้มีผลกระทบต่อการออกแบบเสถียรภาพ ของระบบลูปปิด โดยสามารถที่จะจำลองวงจรรูปที่ 5.37 เพื่อดูค่าความต้านทานที่เกิดขึ้น



รูปที่ 5.37 ผลการจำลองค่าความต้านทานของ transmission gate รูปที่ 5.35 จากการจำลองวงจรรูปที่ 5.36 และผลการจำลองรูปที่ 5.37 จะพบว่าช่วงแรงดัน V<sub>G</sub> 0 ถึง 0.6V ที่มี ค่าความต้านทาน R<sub>TG</sub> ที่สูงนั้นจะโดนลดทอนให้มีค่าใกล้เคียงกับ R<sub>P</sub> และเมื่อแรงดัน V<sub>G</sub> มีค่ามากกว่า 0.6V หรือ transmission gate (switch on) ค่าความต้านทานของ transmission gate จะมีค่า ใกล้เคียงกับค่าความต้านทาน R<sub>TG</sub> ซึ่งพบว่าวิธีการต่อ R<sub>P</sub> ขนานเข้าไปกับวงจร transmission gate จะลดช่วงความต้านทาน เพื่อทำให้ช่วงความถี่ และความชันของ VCO มีค่าลดลง

• Three-stage voltage-controlled ring oscillator

ส่วนต่อไปจะทำการออกแบบ วงจร Three-stage voltage-controlled ring oscillator สามารถ แสดงวงจรดังรูปที่ 5.38



รูปที่ 5.38 Three stage fast voltage swing VCO [5.5]

จากวงจรรูปที่ 5.38 จะพบว่าช่วงการ charging และ discharging จะสมมาตรกันเนื่องจากมองเห็น โหลดอิมพีแดนซ์ค่าเดียวกัน ดังนั้นส่งผลให้สามารถที่จะสร้างสัญญาณออสซิสเลตที่มี duty cycle 50% สามารถที่จะทำการวิเคราะห์อย่างง่ายสำหรับวงจรรูปที่ 5.37 ด้วยโมเดลของ RC สามารถ แสดงดังรูปที่ 5.39 และทำการวิเคราะห์



ร**ูปที่ 5.39** simple RC model [5.5]

จากวงจรรูปที่ 5.39 สามารถวิเคราะห์เพื่อหาความถื่ออสซิสเลต

$$f_{osc} = \frac{1}{2 \cdot N \cdot \tau} = \frac{1}{2 \cdot N \cdot \left(\frac{1}{G_m} + R_{TG}\right) \cdot C_g} = \frac{G_m}{2 \cdot N \cdot C_g \cdot \left(1 + G_m \cdot R_{TG}\right)}$$
(5.28)

เมื่อ N คือจำนวน stage ของ voltage-controlled ring oscillator , G<sub>m</sub> คือ transconductance ของหนึ่งสเตจอินเวอร์เตอร์ ถ้าสมมติว่าค่า R<sub>TG</sub> มีค่าเล็กมาก ดังนั้นความถื่ออสซิสเลตสามารถ ประมาณได้ดังนี้

$$f_{osc} = \frac{G_m}{2 \cdot N \cdot C_g} \tag{5.29}$$

กรณีที่ R<sub>TG</sub> มีขนาดใหญ่ และ G<sub>m</sub>\*R<sub>TG</sub>>>1

$$f_{osc} = \frac{G_m}{2 \cdot N \cdot C_g \cdot R_{TG}}$$
  
= 
$$\frac{1}{2 \cdot N \cdot C_g \cdot k \left( \frac{(1 - e^{-1}) \cdot V_{DD}}{V_G - V_{TH}} - 0.3 \right)}$$
(5.30)

จากสมการที่ (5.29) และ(5.30) สามารถที่จะนำมาช่วยในการออกแบบวงจร Three stage fast voltage swing VCO โดยความถี่ของ VCO ที่จะออกแบบให้มีความถี่กลางอยู่ที่ 400MHz และมี ความถี่ต่ำสุดอยู่ช่วง 200MHz และความถี่สูงสุดอยู่ช่วงความถี่ 600MHz โดยค่า G<sub>m</sub> ของวงจร อินเวอร์เตอร์แบบ small-signal ได้จาก g<sub>mNmos</sub>+g<sub>mPmos</sub> แต่อย่างไรก็ตามสัญญาณจะใช้นั้นเป็น สัญญาณขนาดใหญ่จึงไม่สามารถที่จะใช้การประมาณแบบนี้ได้ซึ่งต้องย้อนกลับไปใช้สามารถแบบ large signal **[5.6]** สามารถแสดงตารางพารามิเตอร์ของทรานซิสเตอร์เอ็นมอส และทรานซิสเตอร์พี มอสของวงจร Three stage fast voltage swing VCO ที่ได้ออกแบบดังรูปที่ 5.40



**รูปที่ 5.40** Three stage fast voltage swing VCO ที่มี R<sub>P</sub> ขนานเพื่อลดช่วงความถี่ หรือความชัน ของ VCO

เมื่อได้วงจร และค่าพารามิเตอร์ที่ออกแบบต่อไปจะเป็นการจำลองเพื่อดูฟังก์ชันการทำงาน และดูช่วง ความถี่ที่ใช้งานได้ตามต้องการหรือไม่ โดยความถี่กลางอยู่ที่ 400MHz

### • CS Stage with Diode-Connected PMOS Load

แต่ก่อนที่จะทำการจำลองจะต้องสร้างวงจรสร้างแรงดันอินพุทของ VCO นั้นคือสร้างแรงดัน V<sub>G</sub> และ แรงดัน V<sub>DD</sub>-V<sub>G</sub> สำหรับวงจรที่จะสร้างขึ้นนั้นเป็นวงจรที่เรียกกว่า CS Stage with Diode-Connected PMOS Load สามารถแสดงดังรูปที่ 5.41









## Three stage fast voltage swing VCO ที่ความถี่กลาง 400MHz

จากวงจรรูปที่ 5.40 และวงจรรูปที่ 5.41 ทำให้สามารถที่จะสร้างวงจร Three stage fast voltage swing VCO ที่จะใช้งานในงานวิจัยนี้ สำหรับค่าพารามิเตอร์ และพารามิเตอร์ที่ใช้สำหรับการออกแบบ ที่ความถี่ 400MHz สามารถแสดงดังตารางที่ 5-3 สำหรับวงจร VCO แบบ schematic และlayout รวมทั้งผลการจำลองทั้งแบบ schematic และ av\_extracted สามารถแสดงดังรูปที่ 5.42

พารามิเตอร์	ค่าพารามิเตอร์
M <sub>p1</sub> =M <sub>p2</sub> =M <sub>p3</sub>	W=5um L=0.3um
M <sub>n1</sub> =M <sub>n2</sub> =M <sub>n3</sub>	W=4um L=0.3um
M <sub>sp1</sub> =M <sub>sp2</sub> =M <sub>sp3</sub>	W=2.5um L=0.4um

M <sub>sn1</sub> =M <sub>sn2</sub> =M <sub>sn3</sub>	W=1um L=0.4um
M <sub>bp1</sub> =M <sub>bp2</sub>	W=16um L=0.5um
R <sub>P</sub>	6kohm

**ตารางที่ 5-3** พารามิเตอร์ และค่าพารามิเตอร์ของวงจร Three stage fast voltage swing VCO ที่ ความถี่กลาง 400MHz ของรูปที่ 5.42



(a) schematic ของวงจร Three stage fast voltage swing VCO ที่ความถี่กลาง 400MHz



**(b)** layout ของวงจรรูปที่ 5.42(a)



(c) ผลการจำลองวงจร Three stage fast voltage swing VCO แบบ schematic และ layout
ร**ูปที่ 5.42** วงจร และผลการจำลองทั้งแบบ schematic และ layout ของ Three stage fast voltage swing VCO ความถี่กลาง 400MHz

จากการจำลองพบว่าความถี่ของ VCO จะมีความแตกต่างกันอย่างมากของความถี่ที่เกิดจาก schematic และ av\_exteacted เนื่องจากเวลา layout จะมีค่า parasitic resistance และparasitic capacitance ส่งผลกระทบต่อความถี่ของ VCO โดยตรงสามารถดูจากสมการที่ (5.28) ความถี่ของ VCO ขึ้นกับ  $\tau = RC$  โดยตรงดังนั้นจึงส่งผลให้ความถี่ของ VCO ที่เกิดจาก schematic มีค่าสูงกว่า แบบ av\_exteacted ส่วนต่อไปจะทำการออกแบบ Three stage fast voltage swing VCO ที่มี ความถี่กลางอยู่ที่ 50MHz

## • Three stage fast voltage swing VCO ที่ความถี่กลาง 75MHz

สำหรับวงจร Three stage fast voltage swing VCO ที่ความถี่กลาง 75MHz จะทำการออกแบบ จากสมการที่ (5.28) แต่เนื่องจากวงจร VCO ที่จะออกแบบต้องการช่วงความถี่ที่กว้าง ดังนั้นจะไม่นำ ตัวต้านทาน R<sub>P</sub> ไปต่อขนานกับวงจร transmission gate การออกแบบให้ช่วงความถี่กว้างเพื่อ สามารถใช้งานได้ในความถี่ระหว่าง 40MHz ถึง 150MHz แต่อย่างไรก็ตามการที่ความถี่ของ VCO มี ความถี่ที่กว้างจะส่งผลให้ความขันของ VCO มีค่าสูง ซึ่งอาจจะมีผลกระทบต่อการออกแบบเสถียรภาพ ของระบบ ซึ่งส่วนนี้จะต้องใช้ความเข้าใจอย่างยิ่งยวดในการออกแบบเสถียรภาพของระบบป้อนกลับ แบบลบ สามารถแสดงตารางที่ 5-4ของพารามิเตอร์ ,ค่าพารามิเตอร์ และแสดงรูปschematic และ layout รวมทั้งผลการจำลองของ Three stage fast voltage swing VCO ที่ความถี่กลาง 75MHz แสดงดังรูปที่ 5.43 โดยการออกแบบจากสมการที่ 5.28 จะพบว่าสามารถที่จะลดความถี่ด้วยการต่อ ตัวเก็บประจุขนานกับขาเกทของวงจรซีมอสอินเวอร์เตอร์ลงกราวนด์ เพื่อเพิ่มค่า  $\tau = RC$  ซึ่งจะทำให้ ความถี่ของ VCO ลดลง

พารามิเตอร์	ค่าพารามิเตอร์	
M <sub>p1</sub> =M <sub>p2</sub> =M <sub>p3</sub>	W=7.5um L=0.3um	
M <sub>n1</sub> =M <sub>n2</sub> =M <sub>n3</sub>	W=6um L=0.3um	
M <sub>sp1</sub> =M <sub>sp2</sub> =M <sub>sp3</sub>	W=2um L=0.4um	
M <sub>sn1</sub> =M <sub>sn2</sub> =M <sub>sn3</sub>	W=1um L=0.4um	
M <sub>bp1</sub> =M <sub>bp2</sub>	W=16um L=0.5um	
Cp	200fF	

**ตารางที่ 5-4** พารามิเตอร์ และค่าพารามิเตอร์ของวงจร Three stage fast voltage swing VCO ที่ ความถี่กลาง 75MHz ของรูปที่ 5.43



(c) ผลการจำลองวงจร Three stage fast voltage swing VCO แบบ schematic และ layout รูปที่ 5.43 วงจร และผลการจำลองทั้งแบบ schematic และ layout ของ Three stage fast voltage swing VCO ความถี่กลาง 75MHz

# 5.3.2.3 การจำลอง และผลการจำลองประสิทธิภาพของวงจร Three stage fast voltage swing VCO ที่ความถี่กลาง 400MHz

ต่อไปนี้จะเป็นการจำลอง และผลการจำลองของวงจร Three stage fast voltage swing VCO ที่ ความถี่กลาง 400MHz เพื่อดูประสิทธิภาพของวงจร โดยจะพิจารณา phase noise ที่ความถี่ต่างๆ และ power ที่ใช้ในแต่ละความถี่ รวมทั้งจะทำการปรับเปลี่ยนไฟเลี้ยงเพื่อดูประสิทธิภาพของวงจร สามารถแสดงดังรูปที่ 5.44



(a) schematic ของการจำลอง Three stage fast voltage swing VCO ที่ความถี่กลาง 400MHz



(b) Phase noise ของวงจรรูปที่ 5.44(a) ที่ทำการ sweep ความถี่ตั้งแต่ 10MHz-500MHz



(c) sweep Vdd ของวงจรรูป	กี 5.44 (a)	จาก Vdd	1.4V-1.8V	และ V	COin	1V
--------------------------	-------------	---------	-----------	-------	------	----

พารามิเตอร์	av_extracted
Power @400MHz	1.112mW
Phase noise @400MHz	-161.8 dBc/Hz

<sup>(</sup>d) ประสิทธิภาพของวงจรรูปที่ 5.44 (a)

ร**ูปที่ 5.44** การจำลอง และผลการจำลองประสิทธิภาพ Three stage fast voltage swing VCO ที่ ความถี่กลาง 400MHz

จากออกแบบ และจำลองของวงจร VCO สามารถที่ได้ฟังก์ชันการทำงานที่ต้องการ โดยมีการจำลอง ทั้งแบบ schematic และแบบ av\_extracted ส่วนต่อไปจะทำการออแบบวงจร voltage comparator เพื่อใช้ในการเปรียบเทียบแรงดันข้อสัญญาณหลังวงจรกรองความถี่ต่ำผ่านขิง positive edge triggered RSFF เพื่อเป็นตัวตัดสินใจว่าจะนำกระแส I<sub>up</sub> หรือ I<sub>down</sub> ป้อนเข้าไป สำหรับวงจร voltage comparator จะต้องทำงานได้ที่ความถี่มากกว่าอัตรการส่งข้อมูลที่ต้องการเพื่อทำให้การ ทำงานของระบบกู้คืนสัญญาณบีพีเอส, คิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป เป็นไปอย่างถูกต้องตามการอธิบายในบทที่ 3

#### 5.3.3 วงจรเปรียบเทียบสัญญาณแรงดัน (Voltage Comparator) [5.7]

วงจร voltage comparator เป็นวงจรที่ใช้งานกันอย่างแพร่หลายในงานด้านอิเล็กทรอนิกส์ โดยทำ หน้าที่ตรวจจับสัญญาณแรงดันที่มีขนาดใหญ่กว่าหรือเล็กกว่ากับแรงดันอ้างอิง หรือใช้สำหรับ เปรียบเทียบระหว่างสองสัญญาณแรงดัน สำหรับพารามิเตอรที่ทำการพิจารณาของวงจร voltage comparator ได้แก่ Input Offset, Hysteresis, power, speed, bandwidth และ propagation delay วงจร voltage comparator จะประกอบด้วยสองอินพุท และหนึ่งเอาท์พุท สามารถแสดงดัง รูปที่5.45



รูปที่ 5.45 วงจร Voltage Comparator

 $V_{out} = 1$  ,if  $V_{in+} > V_{in-}$ และ  $V_{out} = 0$  ,if  $V_{in+} < V_{in-}$  (5.31)

สำหรับวงจร voltage comparator ที่ทำการเปรียบเทียบสัญญาณแรงดันกับสัญญาณแรงดันอื่น หรือเปรียบเทียบกับแรงดันอ้างอิงดีซี โดยให้แรงดันที่ขา V<sub>in+</sub> เป็นสัญญาณอินพุท และสัญญาณ แรงดันที่ขา V<sub>in-</sub> เป็นสัญญาณอ้างอิง โดยเมื่อแรงดัน V<sub>in+</sub> >V<sub>in-</sub> สัญญาณเอาท์พุทจะให้ลอจิก 1 แต่ถ้า แรงดัน V<sub>in+</sub> <V<sub>in-</sub> สัญญาณเอาท์พุทจะให้ลอจก 0 มันมีความสำคัญสำหรับการส่งผ่านสัญญาณอินพุท เปลี่ยนไปเป็นสัญญาณเอาท์พุท สามารถแสดงกราฟความสัมพันธ์ระหว่างสัญญาณแรงดันอินพุท และ สัญญาณเอาท์พุทดังรูปที่ 5.46



รูปที่ 5.46 คุณลักษณะอุดมคติของวงจรเปรียบเทียบสัญญาณแรงดัน

สำหรับวงจรเปรียบเทียบแรงดัน (voltage comparator) แบ่งได้สองแบบ ได้แก่ open-loop comparators และregenerative comparators โดยวงจรเปรียบเทียบแรงดันแบบลูปเปิด มีพื้นฐาน มาจากวงจรออปแอมป์ที่ไม่การออกแบบของการชดเชย ส่วนวงจรเปรียบเทียบแรงดัน regenerative จะเป็นการป้อนกลับแบบบวก คล้ายกับวงจรพลิปพล็อป และแบบที่สามคือการรวมกันของวงจร เปรียบเทียบแรงดันแบบลูปเปิด กับ regenerative วิธีนี้จะทำให้วงจรมีการทำงานที่รวดเร็ว ต่อไป พิจารณาคุณลักษณะของวงจรเปรียเทียบแรงดันแบบ static และแบบ dynamic

#### 5.3.3.1 Static Characteristics

คุณลักษณะแบบ static ของวงจรเปรียบเทียบแรงดันที่มีการพิจารณาได้แก่ gain, resolution, input offset voltage และnoise

#### • Gain

สำหรับเกนของวงจรเปรียบเทียบสัญญาณแรงดันก็สัญญาณเอาท์พุทที่มีการเปลี่ยนแปลงระหว่าง V<sub>OL</sub> และV<sub>OH</sub> สำหรับการเปลี่ยนแปลงแรงดันอินพุท V<sub>IH</sub> และV<sub>IL</sub> ที่เป็นการอธิบายแทนผลต่างระหว่าง V<sub>in+</sub> -V<sub>in-</sub> สามารถเขียนสมการดังที่ (5.32)

$$A_{v} = \frac{V_{OH} - V_{OL}}{V_{IH} - V_{IH}}$$
(5.32)

120

โดยเกนของวงจรเปรียบเทียบแรงดันนั้นมีความสำคัญเพื่ออธิบายการช่วงการทำงานของวงจร และ แรงดันของ V<sub>OL</sub> และV<sub>OH</sub> จะต้องเพียงพอเพื่อให้เป็นไปตาม V<sub>IH</sub> และV<sub>IL</sub> แสดงฟังก์ชันถ่ายโอนของวงจร เปรียบเทียบแรงดันดังรูปที่ 5.47



รูปที่ 5.47 กราฟคุณลักษณะของวงจรเปรียเทียบสัญญาแรงดันที่มีเกนจำกัด

## Input Offset Voltage

สำหรับแรงดันอินพุทออฟเซ็ตสามารถที่จะแบ่งได้สองแบบคือแรงดันอินพุทออฟเซ็ตแบบเป็นระบบ กับแรงดันอินพุทออฟเซ็ตแบบแรนดอม โดยสาเหตุที่เกิดขึ้นอาจจะมาจากการที่ทรานซิสเตอร์ที่อินพุท ของวงจรเปรียบเทียบแรงดันไม่สมมาตร (mismatch) เช่นการไม่สมมาตรกันของแรงดันขีดเริ่มของ ทรานซิสเตอร์ที่อินพุทของวงจรเปรียบเทียบแรงดัน จากรูปที่ 5.45 จะพบว่าสัญญาณแรงดันเอาท์พุท จะเปลี่ยนแปลงเมื่อสัญญาณผลต่างแรงดันอินพุทข้ามค่าศูนย์ แต่ในกรณีแรงดันเอาท์พุทจะไม่ เปลี่ยนแปลงจนกระทั่งสัญญาณผลต่างแรงดันอินพุทมีค่าเป็น Vos ซึ่งที่จุดนี้เรียกกว่าแรงดันออฟเซ็ต สำหรับแรงดันออฟเซ็ตที่ไม่มีค่าเป็นศูนย์นั้นไม่เป็นปัญหาขอเพียงว่าแรงดันออฟเซ็ตที่แบบสุ่มที่มาจาก การออกแบบและไม่สามารถที่จะทราบค่าแรงดันอินพุทออฟเซ็ต Vos และนอกเหนือจากนี้ สัญญาณ รบกวน (noise) ก็มีส่วนสำคัญสำหรับการทำงานของแรงดันเปรียบเทียบ เนื่องจากสัญญาณรบกวน (noise) ถ้ามีการเอนเอียงไปทางใดทางหนึ่งและไม่ได้อยู่กึ่งกลางก็จะมีผลต่อการตัดสินใจที่แรงดัน อินพุทของวงจรเปรียบเทียบแรงดัน



**รูปที่ 5.48** กราฟคุณลักษณะของวงจรเปรียเทียบสัญญาแรงดัน ที่มีแรงดันอินพุทออฟเซ็ต และ สัญญาณรบกวน

## 5.3.3.2 Dynamic Characteristics

คุณลักษณะแบบ dynamic ของวงจรเปรียบเทียบแรงดันได้แก่ speed หรือ propagation time dela

## Propagation Delay

เป็นพารามิเตอร์ที่สำคัญความเร็วของแรงดันเปรียบเทียบแรงดันมีผลกระทบต่ออัตราการส่งข้อมูล โดยตรง ซึ่งเป็นการตอบสนองของสัญญาณเอาท์พุทต่อสัญญาณอินพุท โดย propagation delay เป็น delay ระหว่างอินพุท และเอาท์พุท สามารถที่จะแสดงสมการของ propagation delay ดังที่ (5.33)

#### 5.3.3.3 Non-clocked Comparators

สำหรับงานนี้จะใช้วงจรเปรียบเทียบแรงดันแบบไม่มีสัญญาณนาฬิกา โดยวงจรนี้จะประกอบด้วย สามสเตจ ได้แก่ วงจร preamplifier, วงจร positive feedback หรือ decision making stage และ วงจร output buffer โดยวงจร preamplifier ทำหน้าที่ในการขยายสัญญาณอินพุทที่ป้อนเข้าในวงจร เปรียบเทียบแรงดันเพื่อทำให้การตัดสินใจของวงจทำงานได้เร็วขึ้น และลดผลกระทบของสัญญาณ รบกวน ส่วนวงจร positive feedback มีหน้าที่ในการตัดสินใจว่าสัญญาณใดมีขนาดใหญ่กว่า และ สุดท้ายวงจร output buffer ทำหน้าที่ในการขยายสัญญาณอาท์พุทให้ได้ขนาดเพียงพอต่อการขับ โหลดที่ต้องการ สามารถแสดงวงจรเปรียบเทียบแรงดันแบบไม่มีสัญญาณนาฬิกาดังรูปที่ 5.49



#### • Preamplifier

สำหรับวงจรส่วนนี้จะเป็นอินพุทของวงจรเปรียบเทียบแรงดัน โดยจะเป็นวงจรขยายผลต่าง (differential amplifier ที่มีโหลด diode connected แสดงดังรูปที่ 5.50 ซึ่งแรงดันอินพุท V+, V-จะเปลี่ยนแปลงเป็นกระแสเอาท์พุท Io+, Io- เพื่อใช้ขับวงจร decision โดยจะมีกระแสไบอัส I<sub>SS</sub> ทำ ให้กระแสสมมาตรระหว่างทรานซิสเตอร์ M1 และM2 โดยทรานซิสเตอร์ M1 จะเปลี่ยนแปลงจาก แรงดัน V<sub>GS1</sub> ไปเป็นกระแส สำหรับวงจรสมมูลของสัญญาณขนาดเล็ก (small equivalent) แสดงดัง รูปที่ 5.50(b) สามารถอธิบายกระแส Io+ ดังที่ (5.34)

$$i_{o+} = g_{m1}V_{GS1} + \frac{I_{ss}}{2} = g_m\left(\frac{V_+ - V_-}{2}\right) + \frac{I_{ss}}{2} = I_{ss} - i_{o-}$$
(5.34)

โดย g<sub>m</sub>=g<sub>m1</sub>=g<sub>m2</sub>



(a) วงจร preamplifier



**(b)** small equivalent ของทรานซิสเตอร์ M1 **รูปที่ 5.50**วงจร Preamplifier

#### • วงจร Decision stage

วงจร decision จะเป็นอุปกรณ์พื้นฐานของหน่วยความจำ (Bistable) แสดงดังรูปที่ 5.51 (a) มันจะมี สถานะใดนั้นขึ้นอยู่กับสัญญาณอินพุทที่เข้ามา เมื่อ Io->>Io+ ทรานซิสเตอร์ M6 และM8 จะทำงาน และทรานซิสเตอร์ M5 และM7 จะไม่ทำงาน แสดงดังรูปที่ 5.51 (b) แต่เมื่อ Io-<<Io+ จะทำงาน ในทางตรงกันข้ามกัน สามารถแสดงการวิเคราะห์เงื่อนไขต่างๆดังนี้



**รูปที่ 5.51** วงจร decision circuit [5.8]

พิจารณาเงื่อนไขกรณีที่ io->>io+

io- =  $i_8 + i_7 = i_8$  เนื่องจาก  $i_7 = 0$ , M7 ไม่ทำงาน io+ =  $i_6 + i_5 = i_6$  เนื่องจาก  $i_7 = 0$ , M5 ไม่ทำงาน io- + io+ =  $I_{ss}$  โดย  $I_{ss}$  เป็นกระแสไบอัสคงที่ (5.35)

และภายใต้เงื่อนไข io->>io+ แรงดัน Vo+ = V<sub>DS6</sub> = 0 (M6 ทำงาน) และแรงดัน Vo- = V<sub>GS8</sub> เมื่อ i<sub>8</sub> =io- ดังนั้น

io- = i<sub>8</sub> = 
$$\frac{\beta_8}{2} (V_{GS8} - V_{th})^2 = \frac{\beta_A}{2} (V_{o-} - V_{th})^2$$
 (5.36)

โดย  $eta_{\scriptscriptstyle A}=eta_{\scriptscriptstyle 5}=eta_{\scriptscriptstyle 8}$ 

และในกรณีที่ io-<<io+ แรงดัน Vo- = V<sub>GS6</sub> (M6 ไม่ทำงาน) ดังนั้น

io+ = i<sub>6</sub> = 
$$\frac{\beta_6}{2} (V_{GS6} - V_{th})^2 = \frac{\beta_B}{2} (V_{o-} - V_{th})^2$$
 (5.37)

โดย  $\beta_{\scriptscriptstyle B}=\beta_{\scriptscriptstyle 6}=\beta_{\scriptscriptstyle 7}$ 

จากสมการที่ (5.36) และ(5.37)

$$io + = \frac{\beta_B}{\beta_A} io -$$
(5.38)

จากสมการที่ (5.36) สามารถเขียน Vo-

$$V_{O^-} = \sqrt{\frac{2i_{o^-}}{\beta}} + V_{th} \tag{5.39}$$

และจากสมการที่ (5.37) สามารถเขียน Vo+

$$\forall 0+ = \sqrt{\frac{2i_{o+}}{\beta}} + V_{th}$$
(5.40)

ต่อไปจะเป็นการจำลองวงจรเปรียบเทียบแรงดันรูปที่ 5.52(a) โดยจะทำการปรับเปลี่ยนอัตราส่วนของ ขนาดทรานซิสเตอร์ โดยขนาดของทรานซิสเตอร์ (M<sub>8</sub>/M<sub>9</sub>)>1 เพื่อที่จะให้การทำงานของส่วน decision ทำงานได้อย่างถูกต้องโดยจะทำการปรับเปลี่ยนอัตราส่วนระหว่างทรานซิสเตอร์ทั้งสองจาก 2:4:6:8:10 เท่า เพื่อดูผลการจำลอง โดยจะป้อนแรงดัน sweep จาก 0V ถึง1.8V ไปยังขา Vin+ และ จะป้อนแรงดันดีซีค่า 0.9V ไปยังขา Vin- และที่เอาท์พุท (out) ของวงจรเปรียบเทียบแรงดันจะให้ค่า แรงดันไม่อยู่ในช่วง 0V ถึง 1.8 ดังนั้นจะต้องมีวงจรอินเวอร์เตอร์มาช่วยในการขับให้แรงดันเอาท์พุท อยู่ในช่วง 0V ถึง 1.8V สามารถแสดงวงจรการจำลอง และผลการจำลอง รวมทั้งประสิทธิภาพของ วงจรดังรูปที่ 5.52



(a) schematic ของวงจรเปรียบเทียบแรงดัน





จากการอธิบายวงจร preamplifier และวงจร decision รวมทั้งการวิเคราะห์สามารถนำไปใช้ในการ ออกแบบ schematic และ layout รวมทั้งการจำลองเปรียบเทียบทั้งแบบ schematic และ av\_extracted สามารถที่จะแสดงวงจร schematic และ layout รวมทั้งผลการจำลองดังรูปที่ 5.53



(a) schematic ของวงจรเปรียบเทียบแรงดัน





พารามิเตอร์	ค่าพารามิเตอร์
Input voltage offset (mV)	54
Rise time (ps)	30.27
Fall time (ps)	43.33
Delay (ps)	44.97
Power (mW)	1.37

(f) ตารางผลการทดสอบประสิทธิภาพที่ความถี่อินพุท 200MHz

รูปที่ 5.53 การจำลอง และผลการจำลองประสิทธิภาพของวงจรเปรียบเทียบแรงดัน จากการออกแบบ และจำลองวงจรเปรียบเทียบแรงดันทำให้ได้วงจรที่สามารถใช้งานในการออกแบบ ระบบกู้คืนสัญญาณบีพีเอสเค, คิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป ส่วนต่อไป จะทำการออกแบบวงจรที่ทำหน้าที่ในการปรับระดับแรงดันของสัญญาณอินพุทที่มีสองระดับให้อยู่ใน ระดับเดียวกันของสัญญาณเอาท์พุท จะกล่าวในหัวข้อถัด

## 5.3.4 วงจรปรับระดับแรงดัน

วงจรปรับระดับแรงดันจะทำหน้าที่ปรับแรงดันอินพุทสองระดับให้เหลือระดับแรงดันเอาท์พุทเพียง ระดับเดียวตามหลักการกู้สัญญาณ บีพีเอสเค เฟสเดียว ลูปเดียว บนหลักการพื้นฐานเฟสล็อกดังที่ กล่าวมาในบทที่ 3 นั้นคือวงจรนี้จะทำหน้าที่ในการปรับระดับสัญญาณบีพีเอสเคดีมอดูเลตสองระดับ ให้เป็นสัญญาณเอาท์พุทเพียวระดับเดียวเข้าไปยังอินพุทของวงจร VCO สามารถแสดงแนวคิดดังรูปที่ 5.54



รูปที่ 5.54 วงจรปรับระดับแรงดัน

จากวงจรรูปที่ 5.54 เป็นแนวคิดที่จะใช้ในการออกแบบระดับซีมอส โดยสามารถที่จะทำงานได้ตาม แนวคิดรูปที่ 5.54 โดยการออกแบบในระดับซีมอสนั้นจะเริ่มจากการคิดเปลี่ยนสัญญาณแรงดันให้อยู่ ในรูปของกระแส เพื่อที่จะให้ง่ายในการปรับกระแสเพิ่ม หรือลด เพื่อทำให้ระดับสัญญาณอินพุทที่มี สองระดับเหลือเพียงระดับเดียว การปรับกระแสจะง่ายกว่าการปรับแรงดัน สามารถแสดงแนวคิดนี้ดัง รูปที่ 5.55



(a) กรณีแรงดันอินพุทสูง ต้องการปรับให้มีระดับต่ำลง



(b) กรณีแรงดันอินพุทต่ำ ต้องการปรับให้มีระดับสูงขึ้น รูปที่ 5.55 แนวคิดของการปรับระดับแรงดันในระดับซีมอส จากวงจรรูปที่ 5.55 (a) สามารถที่จะทำการวิเคราะห์ได้ดังนี้ เริ่มจากการ KVL ที่อินพุท

$$-V_{in} + V_{R1} + V_g = 0$$

$$V_g = V_{in} - V_{R1} = V_{in} - I_{down} R_{in}$$
(5.41)

และจากรูปที่ 5.55 (b) สามารถที่จะทำการวิเคราะห์ได้ดังนี้ เริ่มจากการ KVL ที่อินพุท

$$-V_{in} - V_{R1} + V_g = 0$$

$$V_g = V_{in} + V_{R1} = V_{in} + I_{up}R_{in}$$
(5.42)

จากสมการที่ (5.41) และ(5.42) จะพบว่าการที่จะทำให้แรงดัน Vg มีค่าเท่ากันนั้นในสองกรณีรูปที่ 5.55 (a) และ 5.55(b) นั้นสามารถที่จะทำได้ด้วยการปรับกระแส I<sub>down</sub> และI<sub>up</sub> ที่มีค่าเหมาะสมเพื่อ ทำให้ Vg เท่ากัน สมมติว่าแรงดัน Vin สูงมีค่า 1.35 V ต้องการแรงดัน Vg=0.9V และมีตัวต้านทาน อินพุท Rin =50kohm สามารถที่จะหากระแส I<sub>down</sub> ได้ดังนี้

$$I_{down} = \frac{V_{in} - V_g}{R_{in}} = \frac{1.35V - 0.9V}{50k} = 9uA$$
(5.43)

และสมมติว่าแรงดัน Vin ต่ำมีค่า 0.45 V ต้องการแรงดัน Vg=0.9V และมีตัวต้านทานอินพุท Rin =50kohm

$$I_{up} = \frac{V_g - V_{in}}{R_{in}} = \frac{0.9V - 0.45V}{50k} = 9uA$$
(5.44)

จากสมการที่ (5.43) และ (5.44) พบว่าสามารถที่จะคำนวณหาค่ากระแส I<sub>down</sub> และI<sub>up</sub> ที่ใช้ในการปรับ ระดับแรงดันอินพุทสองระดับให้อยู่ในค่าแรงดัน Vg ระดับเดียวกัน ต่อไปจะเป็นการออกแบบระบบ การเลือกจะนำการกระแสI<sub>down</sub> หรือI<sub>up</sub> มาใช้ดังนั้นจะต้องมีการตัดสินใจว่าค่าแรงดันอินพุท Vin มีค่า สูงหรือต่ำกว่าค่าแรงดันอ้างอิง เพื่อที่จะนำมาเลือกสวิตซ์เพื่อที่จะเลือกกระแสที่ป้อนเข้าไปที่ Rin สามารถแสดงวงจรดังรูปที่ 5.56



รูปที่ 5.56 วงจรภาคหน้าของวงจรปรับระดับแรงดันที่มีการใช้สวิตซ์ในการเลือกกระแส I<sub>down</sub> หรือl<sub>up</sub> จากวงจรรูปที่ 5.56 ต่อไปจะทำการออกแบบวงจร current source และ switch สำหรับวงจร current source จะต้องมีความแม่นยำ และไม่เปลี่ยนแปลงตาม process ของทรานซิสเตอร์ (channel-length modulation) ดังนั้นการออกแบบจะใช้วงจร cascode current source มาใช้ใน ออกแบบระดับซีมอส โดยจะต้องออกแบบทั้งทรานซิสเตอร์เอ็นมอส และทรานซิสเตอร์พีมอส และ ตำแหน่ง switch นั้นจะต้องวางให้เหมาะสมเพื่อที่ให้การจ่ายกระแสนั้นได้อย่างรวดเร็วตามอัตราการ ส่งข้อมูลที่ต้องการต่อไปจะแสดงโครงสร้างของวงจร cascode current source และการวิเคราะห์ดัง รูปที่ 5.57



รูปที่ 5.57 วงจร cascode current source

จากวงจรรูปที่ 5.57 สามารถวิเคราะห์หาแรงดันที่จุดต่างๆ และความต้านทานเอาท์พุท โดยให้ overdrive voltage V<sub>OD</sub> = V<sub>GS</sub> -V<sub>TH</sub> โดยละเลย body effect

$$V_X = V_Y = V_{TH} + V_{OD} \tag{5.45}$$

$$V_{GS0} = V_{OD} + V_{TH} \tag{5.46}$$

โดยกระแส M0 และ M1 เป็นกระแสเดียวกัน

$$V_{G0} = V_{GS0} + V_{TH} = 2V_{TH} + 2V_{OD}$$
(5.47)

$$V_{G3} = 2V_{TH} + 2V_{OD}$$
(5.48)

สำหรับความต้านทานเอาท์พุท คิดแบบ small signal

$$R_o = r_{o3}(1 + g_{m3}r_{o2}) + r_{o2}$$
(5.49)

ต่อไปจะเป็นการออกแบบวงจร cascode current source ด้วยการจำลอง และผลการจำลองโดยจะ ดูแรงดันเอาท์พุท กับกระแส mirror และความต้านทานเอาท์พุทของวงจรสามารถแสดงดังรูปที่ 5.58



รูปที่ 5.58 การจำลอง และผลการจำลองของวงจร cascode current source จากการจำลองรูปที่ 5.58 ใช้ทรานซิสเตอร์เอ็นมอสขนาด w=2um, l=0.18um ต่อไปจะออกแบบใน ส่วนของทรานซิสเอตร์พีมอสด้วยตามรูปที่ 5.56 โดยจะใช้ทรานซิสเตอร์พีมอสขนาด w=6um, l=0.18um ซึ่งจะแสดงวงจร และผลการจำลองของกระแสเอาท์พุทเทียบกับแรงดันเอาท์พุท และ

ความต้านทานเอาท์พุททั้งของโครงสร้าง cascode current source แบบเอ็นมอส และพีมอส ซึ่งจะ จำลองที่เป็น av\_extracted แล้วสามารถแสงดังรูปที่ 5.59



(a) cascode current source ที่ใช้ในการสร้างกระแส  $\mathsf{I}_{\mathsf{down}}$  และ $\mathsf{I}_{\mathsf{up}}$ 



**(b)** layout ของวงจรรูปที่ 5.59 (a)





(d) กราฟคุณลักษณะของ pmos cascode current source รูปที่ 5.59 (b) รูปที่ 5.59 การจำลอง และผลการจำลองวงจร nmos\_pmos cascode current source จากการจำลอง และผลการจำลองของ cascade current source รูปที่ 5.59 กระแสเอาท์พุท และ ความต้านทานเอาท์พุท โดยส่วนต่อไปจะออกแบบ switch ที่ใช้สำหรับการควบคุมการจ่ายกระแส Idown หรือlup ไปยังตัวต้านทาน Rin ดังรูปที่ 5.56 โดยการออกแบบ switch จะให้วางอยู่ที่ขาเกทของ cascade current source โดยถ้าต้องการป้อนกระแส Idown หรือlup switch จะไม่ทำงาน แต่ถ้า ต้องการไม่ให้กระแสไหลเข้าไปยัง Rin switch จะทำงานให้ขาเกทของ cascade current source เชื่อมต่อกับแรงดัน OV หรือกราวนด์ สามารถแสดงวงจรดังรูปที่ 5.60



**รูปที่ 5.60** การจำลอง และผลการจำลองของการ switch ควบคุมการไหลของกระแส I<sub>down</sub> หรือl<sub>up</sub> จากการจำลอง และผลการจำลองของ switch ที่ใช้ควบคุมการไหลของกระแส I<sub>down</sub> หรือl<sub>up</sub> จะพบว่า วงจรสามารถที่จะทำงานได้ตามหลักการ แต่จะมีความไม่สมมาตรของความเร็วของ switch ในการ เปิดปิดการไหลของกระแส แต่เนื่องจากมันเป็นทั้ง lout\_nmos และlout\_pmos ดังนั้นจึงสามารถ ทำงานได้ ต่อไปจะทำการแสดงวงจรของ cascade current source ทั้งกรณี I<sub>down</sub> และI<sub>up</sub> สามารถ แสดงดังรูปที่ 5.61





จากการจำลอง และผลการจำลองวงจรรรูปที่ 5.61 สามารถที่จะสร้างวงจรที่สามารถควบคุมการไหล ของกระแส I<sub>down</sub> และI<sub>up</sub> เพื่อปรับระดับแรงดันอินพุท หรือสัญญาณบีพีเอสเค ดีมอดูเลตสองระดับให้ อยู่ในสัญญาณระดับเดียว Vg เพื่อให้เป็นไปตามหลักการของการกู้คืนสัญญาณ บีพีเอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป อย่างก็ตามค่าตัวต้านทาน Rin จะต้องมีค่าที่เหมาะสมเพื่อให้ได้อัตรา การส่งข้อมูล และไม่มีผลกระทบต่อโหลดของวงจรกรองสัญญาณความถี่ต่ำผ่านก่อนหน้า โดยโหลด ของวงจรกรองขึ้นอยู่กับอัตราการส่งข้อมูลยิ่งอัตราการส่งข้อมูลสูงโหดของวงจรกรองสัญญาณความถี่ ต่ำผ่านก็จะยิ่งต่ำลง ต่อไปจะทำการจำลองด้วยการสมมติสัญญาณข้อมูลป้อนเข้าไปยัง Vin ของวงจร รูปที่ 5.62 และมีตัวต้านทาน Rin =25kΩ และกระแส I<sub>down</sub> และI<sub>up</sub> มีค่า 18uA สามารถแสดงวงจร และผลการจำลองดังรูปที่ 5.62



รูปที่ 5.62 การจำลอง และผลการจำลองวงจรปรับแรงดัน

วงจร และผลการจำลองรูปที่ 5.62 เป็นวงจรปรับแรงดันสัญญาณอินพุทสองระดับ (Vin) ให้เป็น สัญญาณเอาท์พุทเพียงระดับเดียว (Vg) ตามหลักการบทที่ 3 ส่วนต่อไปจะทำการสร้างวงจรขยาย แรงดันเพื่อให้ได้ช่วงแรงดันอินพุทของ VCO ที่เพิ่มขึ้นเพื่อจะได้ช่วงความถี่ของ VCO ที่มากที่สุด โดย วงจรนี้จะมีตัวต้านทาน Rs เพื่อความเป็นเชิงเส้น และจะมีวงจรไบอัสดีซีที่เอาท์พุทของวงจรเพื่อช่วย ในการตั้งระดับแรงดันของ VCO แสดงดังรูปที่ 5.63



พารามิเตอร์	ค่าพารามิเตอร์	
Rs (kohm)	6	
Rbias_dc (kohm)	75	
M <sub>n12</sub>	W=4um, L=0.2um	
$M_{p13} = M_{p14} = M_{p15} = M_{p16}$	W=12um, L=0.2um	
Power (mW)	0.435	

(c) ตารางผลการทดสอบประสิทธิภาพที่ความถื่อินพุท 200MHz



**(d)** ผลการจำลองของวงจรรูปที่ 5.63 (b)

รูปที่ 5.63 วงจรปรับระดับแรงดัน และวงจรขยายแรงดัน

จากการจำลอง และผลการจำลองของวงจรรูปที่ 5.63 พบว่าสามารถที่จะทำให้ได้สัญญาณเอาท์พุท เพียงหนึ่งระดับ ตามหลักการในบทที่ 3 ต่อไปจะทำการจำลองวงจรส่วนต่างๆ ด้วย monte carlo เพื่อดูความคลาดเคลื่อนของวงจรที่เกิดจาก process เพื่อคำนึงที่ผลที่ได้มาเพื่อช่วยในการออกแบบ และเพื่อที่ช่วยในการทดสอบไอซีต่อไป

## 5.4 Monte Carlo Simulation

สำหรับการจำลอง monte carlo จะใช้เพื่อทำนายผลของการแปรผันแบบสุ่มของทรานซิสเตอร์ซีมอส ที่เกิดจากกระบวนการผลิต และความไม่สมมาตรที่เกิดขึ้นของทรานซิสเตอร์ ตัวอย่างเช่น ค่า ความคลาดเคลื่อนของตัวเก็บประจุ และตัวต้านทานที่อยู่ในช่วง ±15% เพื่อดูค่าพารามิเตอร์ของ วงจรที่ได้ออกแบบเช่น rise time, fall time, gain, BW และอื่นๆ เพื่อดูว่าการออกแบบที่ใช้นั้นมี ประสิทธิภาพที่สามารถยอมรับได้หรือไม่เมื่อมีความแปรผัน หรือคลาดเคลื่อนจากกระบวนการผลิต ต่อไปจะทำการจำลอง monte carlo ของวงจร positive edge triggered RSFF, voltage comparator, voltage controlled ring oscillator และ วงจรปรับระดับแรงดัน และวงจรขยาย สามารถแสดงการจำลอง และผลการจำลองของ monte carlo ของวงจรต่างๆได้ดังต่อไป

## 5.4.1 การจำลอง Monte Carlo ของ Positive Edge Triggered RSFF

สำหรับการจำลอง monte carlo จะใช้การจำลองด้วย schematic ของวงจรเนื่องทรานซิสเตอร์เอ็น มอส N\_BPW\_18\_MM ไม่สามารถที่จะใช้ในการจำลอง monte carlo ได้ ดังนั้นในการจำลองจะใช้ ทรานซิสเตอร์เอ็นมอส N\_18\_MM ซึ่งส่งผลให้การจำลองจะต้อง schematic แทน layout โดย สามารถที่จะทำการจำลองแสดงดังรูปที่ 5.64



#### (a) schematic ของวงจร positive edge triggered RSFF



(b) schematic ของวงจร positive edge triggered RSFF ในระบบซีมอส เพื่อจำลอง monte







(f) ผลการจำลอง monte carlo transient response ของวงจรรูปที่ 5.64 (b) รูปที่ 5.64 การจำลอง และผลการจำลอง monte carlo ของวงจร positive edge triggered RSFF โดยใช้ sigma =5 และเลือกทั้ง process และmismatch

จากการจำลอง monte carlo จะพบว่า rise time และ fall time มีค่าไม่ใกล้เคียงกัน แต่เนื่องจาก วงจรไม่จำเป็นต้องสนใจ fall time เนื่องจากการทำงานจะสนใจแต่ขาขึ้นเท่านั้น และdelay time มี ค่า mean อยู่ที่ 115.9 ps ที่ความถี่ 500MHz เป็นค่าที่รับได้ ส่วนต่อไปจะทำการจำลอง monte carlo ของวงจรเปรียบเทียบแรงดัน (voltage comparator) 5.4.2 การจำลอง Monte Carlo ของ Voltage Comparator

้วงจรเปรียบเทียบแรงดันที่จะทำการจำลอง monte carlo จะต้องสร้างแบบ schematic เพื่อใช้ ทรานซิสเตอร์เอ็นมอส N\_18\_MM แทนทรานซิสเตอร์เอ็นมอส N\_BPW\_18\_MM ตามรูปที่ 5.52 (a) สามารถแสดงschematic และผลการจำลอง monte carlo ดังรูปที่ 5.65











(c) ผลการจำลอง monte carlo fall time ของวงจรรูปที่ 5.65 (a)







จากการจำลอง monte carlo ของวงจร voltage comparator พบว่า rise ime และfall time มีค่า ไม่ใกล้เคียงกัน แต่เนื่องจากไม่มีผลกระทบต่อการทำงานของระบบ ดังนั้นยอมรับได้ ส่วน delay time สามารถที่จะทำการลดด้วยการเพิ่มกระแสของ current source เพื่อลด delay time และ สุดท้ายกระแส current source ที่เกิดขึ้นนั้นมีค่าความใกล้เคียงกัน และสามารถปรับกระแสด้วยจัว ต้านทานนอกไอซีได้ ต่อไปจะทำการจอง monte carlo ของวงจร VCO โดยจะทำการเปลี่ยน model ของทรานซิสเตอร์เอ็นมอสเป็น N\_18\_MM

### 5.4.3 การจำลอง Monte Carlo ของ Voltage Control Oscillatro (VCO)

จะทำการจำลองวงจร VCO ทั้งสองโครงสร้างที่มีความถี่กลาง 44MHz และความถี่กลางอยู่ที่ 540MHz สำหรับการจำลองจะป้อนแรงดันอินพุท 0.9 V และวัดความถี่เอาท์พุทของ VCO โดยทำ การจำลอง monte carlo เพื่อดูว่ามีค่าความถี่คลาดเคลื่อนจากความถี่กลางไปเท่าไร เมื่อ ทรานซิสเตอร์มีค่าความคลาดเคลื่อนจาก process และการ mismatch สามารถแสดงการจำลองดัง รูปที่ 5.66 และรูปที่ 5.67 ของความถี่กลาง 540MHz และความถี่กลาง 44MHz ตามลำดับ







(b) ผลการจำลอง monte carlo ของความถี่เอาท์พุท VCO ที่ความถี่กลาง 540MHz รูปที่ 5.66 การจำลอง และผลการจำลอง monte carlo ของวงจร voltage control oscillator ที่ ความถี่กลาง 540MHz โดยใช้ sigma =5 และเลือกทั้ง process และmismatch



(a) schematic ของวงจร Three stage fast voltage swing VCO ที่ความถี่กลาง 44MHz





จากการจำลอง VCO ทั้งแบบที่มีตัวเก็บประจุ และตัวต้านทานทั้งสองโครงสร้าง พบว่าความถี่กลางที่ มีแรงดันอินพุท VCO มีค่า 0.9V ความถี่เอาท์พุทของ VCO จะมีค่าใกล้เคียงกับความถี่กลางที่ต้องการ ดังนั้นสามารถที่จะใช้ทั้งสองโครงสร้างในการออกแบบ ส่วนต่อไปจะทำการจำลอง monte carlo ของวงจรปรับระดับแรงดันเพื่อดูกระแสที่เกิดขึ้นมีความคลาดเคลื่อนจากกระแสที่ต้องการสามารถที่ จะแสดงการจำลองในหัวข้อถัดไป

## 5.4.4 การจำลอง Monte Carlo ของ วงจรปรับระดับแรงดัน

วงจรปรับระดับแรงดันจะทำการจำลองด้วยการป้อนแรงดัน 1.8V และ 0V ไปยังสวิตซ์อินเฟส และ เอาท์เฟส ตามลำดับ และป้อนแรงดันอินพุท 1.35V กระแส lup และ Idown 18uA และเปลี่ยน ทรานซิสเตอร์เอ็นมอสเป็น N\_18\_MM สามารถแสดงการจำลองดังรูปที่ 5.68



(a) วงจรปรับขนาดแรงดัน





(c) ผลการจำลอง monte carlo ของ Ibiasout ของวงจรปรับระดับแรงดัน







(e) ผลการจำลอง monte carlo ของ Ipmosของวงจรปรับระดับแรงดัน

ร**ูปที่ 5.68** การจำลอง และผลการจำลอง monte carlo ของวงจรปรับระดับแรงดัน โดยใช้ sigma =5 และเลือกทั้ง process และmismatch

จากการจำลองพบว่ากระแสของวงจรปรับระดับแรงดันบางส่วนมีความเคลื่อนค่อนข้างมากกว่า 10 % ดังนั้นเพื่อความสะดวกในการปรับจึงจะทำการออกแบบให้สามารถที่จะปรับกระแสจากนอก chip เพื่อให้ได้กรแสตามที่ต้องการ จากการออกแบบ และจำลองวงจรส่วนต่องๆของระบบ ต่อไปจะทำการ นำวงจรส่วนต่างๆมาทำการเชื่อมต่อเข้าด้วยกันให้เป็นตามระบบที่ต้องการ โดยจะแสดงทั้ง schematic layout และผลการจำลองการทำงานของระบบเพื่อดูผลการจำลองเป้นไปตามต้องการ หรือไม่ อย่างไรก็ตามก่อนจะทำการออกแบบให้ทั้งระบบเชื่อมต่อกันจะทำการออกแบบ pad ของ chip เพื่อกำหนดจุดที่จะนำผลออกมายังภายนอกเพื่อป้อนกระแส แรงดัน หรือป้อนสัญญาณทดสอบ อินพุท และการวัดผลการทดสอบเพื่อดูประสิทธิภาพ และการทำงานของระบบที่ได้ออกแบบ ส่วน ต่อไปจะเริ่มจากการการกำหนด pad ที่ทำการออกแบบ โดยแต่ละ pad จะมีโครงสร้างไม่เหมือนกัน ขึ้นอยู่กับหน้าที่ของ pad นั้นๆ สามารถที่จะแสดงในหัวข้อ 5.5

## 5.5 Pad และ ระบบ

ส่วนนี้จะเป็น pad ของ chip โดยจะประกอบด้วย 40 pad ซึ่งแต่ละ pad จะต่างกันขึ้นอยู่กับทำ หน้าที่อะไร ซึ่งไฟเลี้ยง และกราวนด์ จะแบ่งกันระหว่างดิจิตอล และอนาล็อก สำหรับไฟเลี้ยงดิจิตอล จะเป็น pad หมายเลข 40 ,1 สำหรับกราวนด์ดิจิตอลจะเป็น pad หมายเลข 2 ,3 และไฟเลี้ยง อนาล็อกจะเป็น pad หมายเลข 29 ,30 สำหรับกราวนด์อนาล็อกจะเป็น pad หมายเลข 27 ,28 ซึ่ง ส่วนนี้ pad จะมีไดโอดเพื่อป้องกันไฟกระชากจาก power supply ที่จ่ายเข้า chip และป้องกันการ ต่อไฟเลี้ยงสลับขั้ว ส่วน pad หมายเลข 4-17 และหมายเลข36-38 จะเป็นส่วนของความถี่สูง ดังนั้น จะไม่มีไดโอด และส่วนอื่นจะเป็น pad ที่มีไดโอดที่มีค่าครึ่งหนึ่งของไฟเลี้ยงสามารถตารางของ pad แต่ละหมายเลข และรูปของ 40 pad ดังรูปที่ 5.69

หมายเลข	ชื่อของ Pad	หมายเลข	ชื่อของ Pad	
pad		pad		
1	V <sub>DDD</sub>	21	SO_out_Rbias_b1	
2	V <sub>SSD</sub>	22	SO_QPSK_out_b1	
3	V <sub>SSDq</sub>	23	VCO_in_50MHz	
4	RSFF_in_set_BPSK	24	VCO_in_400MHz	
5	RSFF_in_reset_BPSK	25	VCO_in_400MHz (no ESD)	
6	VCO_out_400MHz	26	SO_BPSK_out	
7	VCO_out_phase0_400MHz	27	V <sub>SSAq</sub>	
8	VCO_out_phase180_400MHz	28	$V_{SSA}$	
9	VCO_out_phase0_50MHz	29	V <sub>DDA</sub>	
10	VCO_out_phase180_50MHz	30	V <sub>DDAq</sub>	
11	RSFF_in_reset_QPSK	31	R_ldown_b0	
12	RSFF_out_QPSK	32	R_lup_b0	
13	Comparator_in_QPSK	33	SO_out_Rbias_b0	
14	SO_in_QPSK	34	Comparator_Rbias	
15	Comparator_out_QPSK_b0	35	Comparator_Vref_b0	
16	Comparator_out_QPSK_b1	36	Comparator_out_BPSK	
17	SO_QPSK_out_b0	37	SO_in_BPSK	
18	Comparator_Vref_b1	38	Comparator_in_BPSK	
19	R Idown b1	39	RSFF out BPSK	



(b) schematic 40 pad บน chip

ร**ูปที่ 5.69** ตำแหน่งของ 40 pad บน chip

ส่วนต่อไปจะเป็นการออกแบบ pad โดยจะต้องมีการออกแบบไดโอด เพื่อให้เหมาะสมกับความถี่ และ แรงดัน โดยหน้าที่ของไดโอดจะป้องกัน ESD และป้องกันการต่อสลับขั้วของไฟเลี้ยงในตำแหน่งของ ไฟเลี้ยง และในส่วนของความถี่สูงอินพุท RSFF หรือเอาท์พุทของ RSFF จะต้องไม่มีไดโอดเพราะจะ ทำให้ bandwidth ลดลงทำให้สัญญาณความถี่ลดลง ส่วนต่อไปจะเป็นการไบอัสกระแส และแรงดัน ของส่วนของวงจรปรับระดับแรงดันสามารถแสดงดังรูปที่ 5.70



ร**ูปที่ 5.70** layout ของ pad บน chip

จากรูปที่ 5.70 เป็น 40 pad บน chip ที่ได้ทำการออกแบบให้เหมาะสมกับการใช้งาน โดยการ ออกแบบ และlayout ของแต่ละ pad จะแสดงในภาคผนวก ก ส่วนต่อไปจะเป็นการนำวงจรแต่ละ บล็อกมาประกอบกันเป็นวงจรกู้คืนสัญญาณบีพีเอสเค ,คิวพีเอสเค เฟสเดียว ลูปเดียว บนพื้นฐาน เฟสล็อกลูป และนำอินพุท และเอาท์พุทของวงจรเชื่อมต่อเข้ากับ pad เพื่อใช้ในการป้อนสัญญาณ แรงดัน กระแสดีซี และป้อนสัญญาณเอซีทดสอบเข้าไป รวมทั้งผลการทดสอบเอาท์พุทในแต่ละจุดที่ สนใจ โดยการออกแบบจะแสดง schematic และlayout ของระบบดังรูปที่ 5.71 ซึ่งเมื่อทำการ ออกแบบในส่วนได้แล้วก็จะทำการจำลองทั้งระบบรวม pad เพื่อดูประสิทธิภาพการทำงาน และ สำหรับการวางตำแหน่งของวงจรจะทำการแยกระหว่างวงจรส่วนดิจิตอล และวงจรส่วนอนาล็อก เพื่อ ป้องกันรบกวนของทั้งสองวงจร และสำหรับไฟเลี้ยงของระบบดิจิตอล และระบบอนาล็อกจะไม่ทำการ ต่อเชื่อมกัน จะทำการต่อเชื่อมกันบน PCB ที่จะใช้ในการทดสอบต่อไป ในส่วนนี้จะใช้การต่อตัว ต้านทาน และตัวเก็บประจุที่ไฟเลี้ยงเพื่อช่วยในการลดทอนสัญญาณรบกวนซึ่งตัวเก็บประจุ และตัว ต้านทานจะมีทั้งไฟเลี้ยงดิจิตอล และอนาล็อก และการวงจรกู้คืนสัญญาณบีพีเอสเค เฟสเดียว ลูป เดียว บนพื้นฐานเฟสล็อกลูปจะอยู่ด้านบน และวงจรกู้คืนสัญญาณคิวพีเอสเค เฟสเดียว ลูปเดียว บน พื้นฐานเฟสล็อกลูปจะอยู่ด้านล่าง ด้านซ้ายจะเป็นส่วนของอินพุท RSFF และเอาท์พุทของวงจร VCO ซึ่งเป็นส่วนของสัญญาณความถี่สูงเอซี และด้านขวาจะเป็นส่วนของแรงดันไบอัสดีซีของวงจรปรับ ระดับแรงดัน และแรงดันดีซีอินพุทของวงจร VCO



(a) schematic ของ chip ทั้งระบบรวมทั้ง 40 pad



(b) layout ของ chip ทั้งระบบรวมทั้ง 40 pad

**รูปที่ 5.71** scheamtic และlayout ของระบบกู้คืนสัญญาณบีพีเอสเค และคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการพื้นฐานเฟสล็อกลูป

ส่วนต่อไปจะเป็นการทดสอบฟังก์ชันการทำงานของวงจรรรวมที่ได้รับการออกแบบทั้งแบบระบบกู้คืน สัญญาณบีพีเอสเค และคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป เพื่อตรวจสอบว่า การออกแบบสามารถที่ทำงานได้ตามฟังก์ชันที่ต้องการ

# 5.6 การจำลองฟังก์ชันการทำงานของระบบกู้คืนสัญญาณบีพีเอสเค และคิวพีเอสเค แบบเฟส เดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป

สำหรับการจำลองระบบ<sup>•</sup>จะต้องทำการออกแบบเสถียรภาพของระบบ ซึ่งได้อธิบายไว้ในบทที่ 4 และ จะต้องมีการเลือกค่าตัวต้านทานสำหรับค่ากระแสดึงระดับแรงดันขึ้น และกระแสดึงระดับแรงดันลง ของวงจรปรับระดับแรงดัน รวมทั้งค่าตัวต้านทานของการไบอัสระดับเอาท์พุทของวงจรปรับระดับ แรงดัน ซึ่งจะแสดงวงจร และพารามิเตอร์ที่ใช้ในการจำลอง รวมทั้งวิธีการออกแบบเสถียรภาพของ ระบบของวงจรกรองสัญญาณความถี่ต่ำผ่านดังที่กล่าวมาแล้วในบทที่ 4 สำหรับ schematic ของ ระบบกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล์อกสามารถดูได้ดังรูปที่ 5.72



**รูปที่ 5.72** schematic ของระบบกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐาน เฟสล็อก

จากรูปที่ 5.72 เป็น schematic ของระบบกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บน พื้นฐานเฟสล็อก โดยการจำลองจะต้องทำการต่อพารามิเตอร์ตัวต้านทาน และตัวเก็บประจุสำหรับ การไบอัสวงจรเปรียบเทียบแรงดัน และวงจรปรับระดับแรงดัน โดยจะเริ่มจากคำนวณหาวงจรกรอง สัญญารความถี่ต่ำผ่านซึ่งจะต้องคำนึงถึงเสถียรภาพของระบบ ซึ่งจะต้องหาอัตราขยายของวงจร positive edge triggered RSFF ที่มีค่าอัตราขยาย  $K_d = 0.283 \text{ V/rad/s}$ , อัตราขยายของวงจร VCO มีค่าอัตราขยาย  $K_{vco} = 2.09 \times 10^9 \text{ rad/s/V}$  และอัตราขยายของวงจรปรับระดับแรงดัน  $K_{pc} = 1 \text{ ซึ่ง}$ สามารถแสดงฟังก์ชันถ่ายโอนของระบบรูปที่ 5.72 ดังที่ (5.50)

$$H(s) = K_{vco} K_d K_{pc} \frac{(1 + sR_2C_1)}{(1 + s(R_1 + R_2)C_1)} \frac{(1 + sR_3C_2)}{(sR_bC_2)}$$
(5.50)

สำหรับระบบกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป จะออกแบบ สัญญาณคลื่นพาห์ที่ 400 MHz ดังนั้นระบบจะต้องทำงานที่ความถี่กลาง ω<sub>c</sub> = 2.5×10<sup>9</sup> rad/s ขั้นตอนการออกแบบดังนี้

 $\mathbf{\tilde{v}}$ ั้นตอนที่ 1 จากที่กล่าวมาก่อนหน้านี้สามารถทราบค่าของพารามิเตอร์ K<sub>d</sub>, K<sub>vco</sub> และK<sub>pc</sub> ต่อไป จะทำการหาค่าพารามิเตอร์ของวงจรกรองความถี่ต่ำผ่าน  $\tau_1 = R_b C_2$  และ  $\tau_2 = R_3 C_2$  โดย R<sub>b</sub> เป็นตัว ต้านทานที่เกิดจากการแปลงแรงดันเป็นกระแส เนื่องจากเป็นระบบอันดับสองพารามิเตอร์ที่เกี่ยวข้อง สำหรับการหาค่า  $\tau_1$  และ  $\tau_2$  ก็คือ  $\omega_n$  คือ ความถี่ธรรมชาติ และ  $\zeta$  คือ แดมปิ้งแฟกเตอร์ โดย  $\omega_n = \sqrt{K_{vco}K_dK_{pc}/\tau_1}$  และ  $\xi = \omega_n \tau_2/2$  โดยจากการตั้งค่าของความถี่  $\omega_{3dB} = 0.05 \times \omega_c$  ดังนั้น  $\omega_{3dB} = 125 \times 10^6 \text{ rad/s}$  ซึ่งสามารถหาค่าความถี่ทรานซิสชั่น  $\omega_T = \omega_{3dB}/1.33 = 94 \times 10^6 \text{ rad/s}$  โดยจะ ทำการตั้งค่า  $\omega_2 = \omega_T$  ที่ความถี่เชิงมุม  $\omega_2$ การพล็อตทางขนาดจะมีความชั่นเปลี่ยนจาก -40 dB/decade มาเป็น -20 dB/decade และการพล็อตทางเฟสจะมีค่า -135° ดังนั้นเฟสมาร์จินของ ระบบจะกลายเป็น  $\varphi_m = -45^\circ$  ซึ่งเพียงพอที่จะทำให้ระบบมีเสถียรภาพ และ  $\tau_2 = 11 \text{ns}$  **ขั้นตอนที่ 2** กำหนดความถี่เชิงมุมของ  $\omega_3$  เนื่องจากวงจรกรองความถี่ต่ำผ่านจะต้องทำการขจัด สัญญาณคลื่นพาห์ที่มีค่า  $\omega_c = 2.5 \times 10^9$  rad/s ซึ่งเป็นค่าที่มากกว่าอัตราการส่งข้อมูลอยู่ 2 เท่า ดังนั้นเพื่อความเหมาะสมจะทำการตั้งค่าความถี่เชิงมุมของ  $\omega_3$  ให้มีค่า 1.5 เท่าของอัตราการส่ง ข้อมูล  $\omega_3 = 1.5 \times 2\pi \times 200 \times 10^6 = 1.88 \times 10^9$  rad/s และเพื่อความเสถียรภาพของระบบส่งผลให้ความถี่  $\omega_3$  ซึ่งเป็นโพลของระบบ ดังนั้นจะต้องมีการเพิ่มซีโร่ที่ความถี่  $\omega_4 = 2.5 \times \omega_3 = 4.7 \times 10^9$  rad/s โดย ค่าพรารามิเตอร์ของ  $\tau_3 = 53$ ns และ  $\tau_4 = 21$ ns เนื่องจากค่าพารามิเตอร์อยู่ห่างจาก  $\tau_1$  และ  $\tau_2$ ดังนั้นจึงทำการละเลยผลกระทบที่จะเกิดจากเสถียรภาพ

**ขั้นตอนที่ 3** ขั้นตอนต่อไปทำการหาค่าพารามิเตอร์ของ **τ**<sub>1</sub> ซึ่งสามารถที่จะระบุได้ว่าอัตราขยาย ฟังก์ชันถ่ายโอนระบบเปิดมีค่าเป็น 1 ที่ความถี่เชิงมุม ω=ω<sub>2</sub> จากสมการที่ (4.14) สามารถที่จะ นำมาใช้เพื่อหาค่า **τ**<sub>1</sub> แสดงใน (5.51)

$$G_{OL}(\omega_2) = 1 \approx \frac{K_{pc} K_d K_{vco}}{\omega_2^2 \tau_1}$$
(5.51)

จากสมการที่ (5.51) ส่งผลให้ได้ค่าพารามิเตอร์ τ<sub>1</sub> = 67ns ส่วนต่อไปจะทำการทดสอบเสถียรภาพ ของระบบที่ได้ทำการออกแบบด้วยการพล็อตโบด ด้วยการใช้งานโปรแกรม Matlab โดยจะทำการ แทนค่าพารามิเตอร์ที่ได้ทำการออกแบบขั้นตอนที่ 1-3 ลงในสมการที่ (5.50) สามารถแสดงดังที่ (5.52)



**รูปที่ 5.73** ผลการพล็อตโบดทางขนาด และเฟสของฟังก์ชันถ่ายโอนสมการที่ (5.52)
จากการออกวงจรกรองสัญญาณความถี่ต่ำผ่านของระบบกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูป เดียว บนพื้นฐานเฟสล็อกลูป ดังแสดงขั้นตอนที่ 1-3 และผลการจำลองโบดดังรูปที่ 5.73 จะเป็น แนวทางในการใช้เพื่อเลือกค่าตัวต้านทาน และตัวเก็บประจุในการจำลองระบบโดยสามารถแสดง ค่าพารามิเตอร์ตัวเก็บประจุ และตัวต้านทานของวงจรกรองสัญญาณความถี่ต่ำผ่าน และวงจรปรับ ระดับแรงดัน รวมทั้งผลการจำลองระบบดังรูปที่ 5.74

พารามิเตอร์	ค่าพารามิเตอร์	พารามิเตอร์	ค่าพารามิเตอร์		
R1	1.2kΩ	Vref <sub>comp</sub>	0.9V		
R2	300Ω	Rbias <sub>comp</sub>	20kΩ		
C1	0.4pF	Rup	75kΩ		
Rb	12kΩ	Rdown	68kΩ		
R3	5.1kΩ	Rbiasout	24 kΩ		
C2	4pF				

(a) ค่าพารามิเตอร์ที่ใช้สำหรับการจำลองระบบของรูปที่ 5.72



(b) ผลการจำลองระบบกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูปของ โครงสร้างรูปที่ 5.72 ที่อัตราการส่งข้อมูล 200Mbit/s ที่ความถี่คลื่นพาห์ 400MHz

รูปที่ 5.74 ค่าพารามิเตอร์ และผลการจำลองของโครงสร้างรูปที่ 5.72 จากการจำลอง และออกแบบเสถียรภาพของระบบกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป พบว่าระบบสามารถที่จะทำงานได้ ที่อัตราการส่งข้อมูล 200Mbit/s ที่ความถี่ คลื่นพาห์ 400MHz ส่วนต่อไปจะเป็นการจำลองระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูป เดียว บนพื้นฐานเฟสล็อกลูป โดยจะทำการออกแบบวงจรกรองสัญญาณความถี่ต่ำผ่านให้ระบบมี เสถียรภาพ โดยขั้นตอนการออกแบบจะใช้แนวคิดแบบเดียวกับระบบกู้คืนสัญญาณบีพีเอสเค ที่ได้ ออกแบบไว้ก่อนหน้า โดยสามารถแสดงขั้นตอนการออกแบบ และโครงสร้างของระบบกู้คืนสัญญาณ คิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป ดังแสดงรูปที่ 5.75



**รูปที่ 5.75** schematic ของระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐาน เฟสล็อก

จากรูปที่ 5.75 เป็นโครงสร้างของระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐาน เฟสล็อกลูป สำหรับการออกแบบเสถียรภาพของระบบ ซึ่งจะต้องหาอัตราขยายของวงจร positive edge triggered RSFF ที่มีค่าอัตราขยาย  $K_d = 0.283$  V/rad/s, อัตราขยายของวงจร VCO มีค่า อัตราขยาย  $K_{vco} = 2.09 \times 10^9$  rad/s/V และอัตราขยายของวงจรปรับระดับแรงดัน  $K_{pc} = 1.5$ สำหรับการจำลองจะจำลองการทำงานที่สัญญาณคลื่นพาห์ 400 MHz และอัตราการส่งข้อมูล 133M symbol/s สามารถแสดงขั้นตอนการออกแบบวงจรกรองสัญญาณความถี่ต่ำผ่านดังนี้

 $\mathbf{\tilde{v}u}$ ตอนที่ 1 จากที่กล่าวมาก่อนหน้านี้สามารถทราบค่าของพารามิเตอร์ K<sub>d</sub>, K<sub>vco</sub> และK<sub>pc</sub> ต่อไป จะทำการหาค่าพารามิเตอร์ของวงจรกรองความถี่ต่ำผ่าน  $\tau_1 = R_b C_2$  และ  $\tau_2 = R_3 C_2$  โดย R<sub>b</sub> เป็นตัว ต้านทานที่เกิดจากการแปลงแรงดันเป็นกระแส เนื่องจากเป็นระบบอันดับสองพารามิเตอร์ที่เกี่ยวข้อง สำหรับการหาค่า  $\tau_1$  และ  $\tau_2$  ก็คือ  $\omega_n$  คือ ความถี่ธรรมชาติ และ  $\zeta$  คือ แดมปิ้งแฟกเตอร์ โดย  $\omega_n = \sqrt{K_{vco}K_dK_{pc}/\tau_1}$  และ  $\xi = \omega_n \tau_2/2$  โดยจากการตั้งค่าของความถี่  $\omega_{3dB} = 0.05 \times \omega_c$  ดังนั้น  $\omega_{3dB} = 125 \times 10^6 \text{ rad/s}$  ซึ่งสามารถหาค่าความถี่ทรานซิสชั่น  $\omega_T = \omega_{3dB}/1.33 = 94 \times 10^6 \text{ rad/s}$  โดยจะ ทำการตั้งค่า  $\omega_2 = \omega_T$  ที่ความถี่เชิงมุม  $\omega_2$ การพล็อตทางขนาดจะมีความชันเปลี่ยนจาก -40 dB/decade มาเป็น -20 dB/decade และการพล็อตทางเฟสจะมีค่า -135° ดังนั้นเฟสมาร์จินของ ระบบจะกลายเป็น  $\varphi_m = 45^\circ$  ซึ่งเพียงพอที่จะทำให้ระบบมีเสถียรภาพ และ  $\tau_2 = 11 \text{ns}$ 

**ขั้นตอนที่ 2** กำหนดความถี่เชิงมุมของ  $\omega_3$  เนื่องจากวงจรกรองความถี่ต่ำผ่านจะต้องทำการขจัด สัญญาณคลื่นพาห์ที่มีค่า  $\omega_c = 2.5 \times 10^9$  rad/s ซึ่งเป็นค่าที่มากกว่าอัตราการส่งข้อมูลอยู่ 3 เท่า ดังนั้นเพื่อความเหมาะสมจะทำการตั้งค่าความถี่เชิงมุมของ  $\omega_3$  ให้มีค่า 2 เท่าของอัตราการส่งข้อมูล  $\omega_3 = 2 \times 2\pi \times 133 \times 10^6 = 1.67 \times 10^9$  rad/s และเพื่อความเสถียรภาพของระบบส่งผลให้ความถี่  $\omega_3$  ซึ่ง เป็นโพลของระบบ ดังนั้นจะต้องมีการเพิ่มซีโร่ที่ความถี่  $\omega_4 = 2.5 \times \omega_3 = 4.17 \times 10^9$  rad/s โดย ค่าพรารามิเตอร์ของ  $au_3$ =60ns และ  $au_4$ =24ns เนื่องจากค่าพารามิเตอร์อยู่ห่างจาก  $au_1$  และ  $au_2$ ดังนั้นจึงทำการละเลยผลกระทบที่จะเกิดจากเสถียรภาพ

**ขั้นตอนที่ 3** ขั้นตอนต่อไปทำการหาค่าพารามิเตอร์ของ **τ**<sub>1</sub> ซึ่งสามารถที่จะระบุได้ว่าอัตราขยาย ฟังก์ชันถ่ายโอนระบบเปิดมีค่าเป็น 1 ที่ความถี่เชิงมุม ω=ω<sub>2</sub> จากสมการที่ (4.14) สามารถที่จะ นำมาใช้เพื่อหาค่า **τ**<sub>1</sub> แสดงใน (5.53)

$$G_{OL}(\omega_2) = 1 \approx \frac{K_{pc} K_d K_{vco}}{\omega_2^2 \tau_1}$$
(5.53)

จากสมการที่ (5.53) ส่งผลให้ได้ค่าพารามิเตอร์ τ<sub>1</sub> = 100ns ส่วนต่อไปจะทำการทดสอบเสถียรภาพ ของระบบที่ได้ทำการออกแบบด้วยการพล็อตโบด ด้วยการใช้งานโปรแกรม Matlab โดยจะทำการ แทนค่าพารามิเตอร์ที่ได้ทำการออกแบบขั้นตอนที่ 1-3 ลงในสมการที่ (5.50) สามารถแสดงดังที่ (5.54)



รูปที่ 5.76 ผลการพล็อตโบดทางขนาด และเฟสของฟังก์ชันถ่ายโอนสมการที่ (5.54) จากการออกวงจรกรองสัญญาณความถี่ต่ำผ่านของระบบกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูป เดียว บนพื้นฐานเฟสล็อกลูป ดังแสดงขั้นตอนที่ 1-3 และผลการจำลองโบดดังรูปที่ 5.76 จะเป็น แนวทางในการใช้เพื่อเลือกค่าตัวต้านทาน และตัวเก็บประจุในการจำลองระบบโดยสามารถแสดง ค่าพารามิเตอร์ตัวเก็บประจุ และตัวต้านทานของวงจรกรองสัญญาณความถี่ต่ำผ่าน และวงจรปรับ ระดับแรงดัน รวมทั้งผลการจำลองระบบดังรูปที่ 5.77

พารามิเตอร์	ค่าพารามิเตอร์	พารามิเตอร์	ค่าพารามิเตอร์		
R1	1.2kΩ	Vref <sub>comp0</sub>	0.900V		

R2	150Ω	Rbias <sub>comp</sub>	20kΩ		
C1	0.4pF	Rup0	64kΩ		
Rb0	12k Ω	Rdown0	62kΩ		
R3	2kΩ	Rbiasout0	48 kΩ		
C2	13.8pF	Rdown1	56kΩ		
Rb1	15k Ω	Rup1	54kΩ		
Vref <sub>comp1</sub>	0.850V	Rbiasout1	64 kΩ		

(a) ค่าพารามิเตอร์ที่ใช้สำหรับการจำลองระบบของรูปที่ 5.75



(b) ผลการจำลองระบบกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูปของ โครงสร้างรูปที่ 5.75 ที่อัตราการส่งข้อมูล 133Msymbol/s ที่ความถี่คลื่นพาห์ 400MHz

รูปที่ 5.77 ค่าพารามิเตอร์ และผลการจำลองของโครงสร้างรูปที่ 5.75 จากการจำลองระบบกู้คืนสัญญาณบีพีเอสเค และคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็ อกลูป ซึ่งผลการจำลองระบบสามารถที่จะทำงานได้ ซึ่งค่าพารามิเตอร์ตัวเก็บประจ และตัวต้านทาน ของวงจรกรองสัญญาณความถี่ต่ำผ่าน และวงจรไบอัสกระแส และแรงดันจะอยู่นอก chip เพื่อความ สะดวกในการปรับเปลี่ยนค่าพารามิเตอร์เพื่อให้ระบบสามารถที่จะทำงานได้ โดยสามารถที่จะแสดง ตารางของประสิทธิภาพของการจำลองของระบบในหัวข้อที่ 5.6 ดังแสดงรูปที่ 5.78

		9		
Parameters	BPSK	QPSK		
Datarate	200Mbit/s	133Msymbol/s		
Lock range	4MHz	2MHz		
Power(mW)	6	6.67		
FoM(pJ/bit)	30	25		

**รูปที่ 5.78** ประสิทธิภาพของระบบกู้คืนสัญญาณบีพีเอสเค และคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูปที่ได้จำลองในหัวข้อ 5.6

#### 5.7 สรุป

สำหรับบทนี้จะเป็นการนำแนวคิดในบทที่ 3 มาออกแบบวงจรส่วนต่างๆที่ใช้ในระบบกู้คืนสัญญาณ เช่นวงจร positive edge triggered RSFF, วงจร voltage compataor, วงจร Voltage Control Oscillators และวงจรปรับระดับแรงดัน โดยการออกแบบจะออกแบบระดับทรายซิสเตอร์โดยใช้ process umc 0.18nm สำหรับขั้นตอนการออกแบบของแต่ละวงจรจะเริ่มตั้งแต่ฟังก์ชันการทำงานที่ ต้องการ แล้วนำมาออกแบบเป็น schematic เมื่อschematic ทำงานตามฟังก์ชันที่ต้องการถัดไปก็ นำมาทำการวาด layout เพื่อที่จะสามารถนำไปใช้งานได้จริง เมื่อทำการออกแบบทั้ง schematic และ layout ของแต่ละวงจรเสร็จเรียบร้อย ก็จะนำมาทำการจำลองเปรียบเทียบกันเพื่อดู ประสิทธิภาพ และการทำงานตามฟังก์ชันที่ต้องการ เมื่อผลการจำลองเป็นที่น่าพอใจ ส่วนต่อไปก็นำ แต่ละวงจรมาต่อเชื่อมกันเพื่อเป็นระบบกู้คืนสัญญาณบีพีเอสเค, คิวพีเอสเค แบบเฟสดียว ลูปเดียว บนพื้นฐานเฟสล็อก และทำการแสดงขั้นตอนการออกแบบวงจรกรองสัญญาณความถี่ต่ำผ่าน ที่ทำให้ ระบบเสถียรภาพ

#### 5.8 เอกสารอ้างอิง

[1] J.M. Rabaey, Digital Integrated Circuits, Prentice-Hall, Upper Saddle River, NJ, 1996[2] N. Weste and K. Eshraghian, CMOS VLSI Design, 2nd ed., Addison-Wesley, Reading, MA, 1994.

[3]. B. Razavi. RF Microelectronic., Prentice Hall PTR, 1998.

[4] Razavi, B., Design of Analog CMOS Integrated Circuit, New York: McGraw-Hill, 2001
[5] Meng-Lieh Sheu, Ta-Wei Lin, and Wei-Hung Hsu, .. Wide Frequency Range Voltage Controlled Ring Oscillators based on Transmission Gates", Proc. of 2005 IEEE International Symposium on Circuits and Systems, ISCAS'2005, vol.3, pp.2731-2734, May 2005.

[6] Paul R. Gray, Pual J. Hurst, Stephen H. Lewis and Robert G. Meyer, Analysis and Design of Analog Integrated Circuits, 5<sup>th</sup>ed., New York: John Willy and Sons, 2010

[7] S. Babayan-Mashhadi and R. Lotfi, "Analysis and design of lowvoltage, low-power double-tail dynamic comparator," IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 22, no. 2, pp. 343-352, Feb. 2014.

[8] D. Johns, K. Martin, "Analog Integrated Circuit Design," John Wiley & Sons, 1997.

# บทที่ 6

# การออกแบบ และกระบวนการทดสอบของไอซีระบบเฟสเดียว ลูปเดียว บนหลักการ เฟสล็อกลูป ดีมอดูเลตบีพีเอสเค และคิวพีเอสเค

## 6.1 บทนำ

กระบวนการออกแบบ และทดสอบเป็นส่วนสำคัญที่เป็นปัจจัยหลักของประสิทธิภาพของการ ทำงานของไอซีที่ได้ทำการออกแบบในบทที่ 5 และมีความสำคัญไม่น้อยไปกว่าการออกแบบวงจรใน ระดับซีมอส สำหรับการทดสอบจะต้องมีการสร้างสัญญาณข้อมูลแบบสัญญาณสุ่ม (PRBS) สร้างวงจร มอดูเลเตอร์บีพีเอสเค และคิวพีเอสเค ด้วยการใช้ FPGA จะต้องมีการออกแบบ PCB เพื่อใช้ในการ ป้อนค่าไฟเลี้ยงดีซี สัญญาณทดสอบมอดูเลเตอร์บีพีเอสเค และคิวพีเอสเค และใช้เพื่อเชื่อมต่อวงจร กรองความถี่ต่ำผ่าน และตัวต้านทานสำหรับตั้งกระแสไบอัสส่วนต่างๆของไอซี และใช้สำหรับเป็นจุด สำหรับการวัดค่าพารามิเตอร์แรงดัน กระแส และสัญญาณที่สนใจ ส่วนสุดท้ายจะเป็นการวัด ประสิทธิภาพพารามิเตอร์ตามมาตรฐานสากล เช่น BER

## 6.2 การออกแบบ และกระบวนการทดสอบบีพีเอสเคดีมอดูเลเตอร์

สำหรับกระบวนการทดสอบจะเริ่มจากการสร้างสัญญาณมอดูเลตบีพีเอสเค ด้วยวงจรมอดูเล เตอร์บีพีเอส และสร้างสัญญาณข้อมูลด้วยวงจรสร้างสัญญาณแบบสุ่ม (PRBS) โดยใช้ FPGA มาช่วยใน การสร้างสัญญาณ และออกแบบด้วยภาษา VHDL บนโปรแกรม Vivado ในที่นี้ใช้บอร์ด Zybo z7 6.3 การออกแบบ และกระบวนการทดสอบบีพีเอสเคมอดูเลเตอร์ด้วย FPGA บอร์ด Zybo z7 6.3.1 การสร้างสัญญาณนาฬิกา

สำหรับสัญญาณนาฬิกาใช้เป็นสัญญาณอินพุทของวงจรสร้างสัญญาณแบบสุ่ม (PRBS) และใช้ เป็นสัญญาณคลื่นพาห์ที่มีเฟส 0 และเฟส 180 องศาของวงจรมอดูเลเตอร์ โดยในที่นี้จะเลือก IP catalog ที่มีวงจร PLL ในบอร์ด Zybo z7 เพื่อสร้างสัญญาณนาฬิกา สามารถแสดงวิธีการใช้ IP catalog ดังรูปที่ 6.1

À BPSKmod_QPSKmod - [D:/Vivado_wor	Project Summary × Device × BPSK_mod.vhd × Schematic × Schematic (2) × IP Catalog ×
	Cores   Interfaces
<u>File Edit Fiow Tools Wind</u>	곳 ♦ 第 백 / / 2 ⊕ 0 ♀
	Name ^1 AXI4 Status License VLNV
	>
Flow Navigator $\pm = ?$	>      AXIS Infrastructure
✓ PROJECT MANAGER	> 🖻 BaselP
	>  Basic Elements
Settings	>  Communication & Networking
Add Sources	> 🖻 Debug & Verification
	>   Digital Signal Processing
Language Templates	> 🚍 Embedded Processing
E ID Catalan	✓ □ FPGAFeatures and Design Select Clocking Wizard
- P Catalog	Clocking
	Clocking Wizard     AXI4 Production Included xillinx.com/ip.cik_wiz.5.4
	> 🖆 IO Interfaces
	> 🔤 Soft Error Mitigation
	່ <b>ນ</b>

(a) ขั้นตอนการเลือก clocking wizard ใน IP catalog

and the second	PortBenaming PLLI2 Settings Summary
Clock Monitor	
Enable Clock Mantoring	
Pranitive	
O MACH R PLL	
Charikless Teachartes	Jitter Ontorization
<ul> <li>Prequency Dynthesis</li> <li>Binimite Presidentia</li> </ul>	twer Balanced
Phase Algement	Minimize Output Jitter
Dynamic Record g	Maximize input Jiller fitering
Sale Olock Startup	
Dynamic Records Interface Options	
C Sale Cluck Bang Opeans: Accord prioritics Options Accord in C Diff	nan Day Cyste Darley 📳 State DRF regulars.
Sale Clock Markey Dysamic Records Interface Options     Access in COOP	nan Gule Canel - 12 Male (MP regulare) # 1254614

Board	Clocking Op	ions Cutput	Clocks	Port Resaming	PLLE2 Settings	Summary							
The pha	ese s calculati	ed reliable to the	adive in	put clock, 📕 Set o	lock frequen	cy 🛛 🍦 Set P	tase cloo	k					
Outract	fleck	Ouri Kome		Output Freq (MHz)		Phase (deg	ees)		Duty Cycle (*	9		Drive	
Onthou	CACK.	FVICINGINE		Requested	Actual	Requested		Actual	Requested		Actual	DINES	
Z dk	_cut1	dk_adt1	0	50	8 50.000	0.000	0	0.000	50.000	0	50.0	BUFG	,
₹ dk	_:02	dk_od2	0	50	\$ 50.000	180	0	180.000	50.000	0	50.0	BUFG	,
Z dk	_:0/3	dk_out3	8	50	8 50.000	0.000	0	0.000	50.000	0	50.0	BUFG	,
₹ dk	_00%	dik_out4	0	50	8 50.000	90	0	90.000	50,000	0	50.0	BUFG	,
🗌 dkj	.cu5	dk_od5		50	NR.	90			50.000			BUFG	,
T sk	.005	cit_out6		50		135			50.000			BUEG	,

(b) ขั้นตอนการตั้งค่าphase, frequency ของ clocking wizard รูปที่ 6.1 ขั้นตอน และวิธีการตั้งค่าพารามิเตอร์ของ Clocking Wizard

จากรูปที่ 6 ขั้นตอนการตั้งค่าพารามิเตอร์ของ clocking wizard ในที่นี้ได้ทำการเลือก clock\_out ด้วยกัน 4 เอาท์พุท ได้แก่ clk\_out1, clk\_out2, clk\_out3 และclk\_out4 สำหรับหน้าที่ ของ clk\_out1, clk\_out2 จะเป็นความถี่ของคลื่นพาห์ซึ่ง clk\_out1 มีความถี่ 50 MHz เฟส 0 องศา clk\_out2 มีความถี่ 50 MHz เฟส 180 องศา ส่วนหน้าที่ของ clk\_out3 จะเป็นสัญญาณของอินพุท ของวงจรสร้างสัญญาณแบบสุ่ม (PRBS) ซึ่ง clk\_out3 มีความถี่ 50 MHz เฟส 0 องศา โดยในที่นี้ จะต้องมีการสร้างวงจรหารความถี่เพื่อลดความถี่ของสัญญาณข้อมูลให้มีค่าน้อยกว่าสัญญาณคลื่นพาห์ และสุดท้ายหน้าที่ของ clk\_out4 ซึ่งเป็นสัญญาณคลื่นพาห์ที่ใช้สำหรับการจำลองเป็นสัญญาณอ้างอิง แทนสัญญาณจากวงจร VCO เพื่อทดสอบส่วนต่างๆของวงจร และวงจรกรองความถี่ต่ำผ่านที่ได้ ออกแบบ สามารถแสดงรูปที่ 6.2 เป็นโค้ดที่ได้จากการสร้างของ clocking wizard และการตั้งค่า pin เอาท์พุทที่จะทำการวัดเพื่อตรวจสอบลักษณะสัญญาณ



รูปที่ 6.2 กระบวนการออกแบบ และทดสอบ clocking wizard

### 6.3.2 วงจรหารความถี่ (frequency Divider)

สำหรับวงจรหารความถี่ใช้เป็นวงจรที่มีหน้าที่หารความถี่นาฬิกาของ clk\_out3 ที่สร้างมา จาก clocking wizard โดยสัญญาณเอาท์พุทที่ได้จากวงจรหารความถี่จะเป็นสัญญาณนาฬิกาที่เป็น อินพุทของวงจรสร้างสัญญาณแบบสุ่ม โดยตอนนี้สัญญาณเอาท์พุทของวงจรหารความถี่ (f<sub>divider</sub>) มีค่า เท่ากับ clk\_out3/10 เพื่อทำการทดสอบสัญญาณข้อมูลแบบสุ่มที่ความถี่ต่ำกว่าความถี่คลื่นพาห์ (clk\_out1, clk\_out2) 10 เท่า ในที่นี้วงจรหารความถี่สามารถทำได้ด้วยกันสองวิธี วิธีที่หนึ่งเป็นการ ตั้งค่าใน clocking wizard สามารถแสดงขั้นตอนดังรูปที่ 6.30

oard C	locking Options	Output Clocks	Port Renaming	MMCM Settings	Summ	агу		
'he phase	is calculated relation	ve to the active inp	ut clock.					
0	Deat Name	Output Freq	(MHz)	Phase (degr	ees)		Duty Cycle (%	)
Output Cic	DCK PORTName	Requested	Actual	Requested		Actual	Requested	Actual
🗸 clk_ou	t1 clk_out1	50	50.000	0.000	٢	0.000	50.000	50.0
🗸 clk_ou	t2 clk_out2	50	50.000	180	$\otimes$	180.000	50.000	50.0
🗸 clk_ou	t3 clk_out3	5	5.078	0.000	8	0.000	50.000	50.0
🗸 clk_ou	t4 clk_out4	50	50.000	90	$\odot$	90.000	50.000	50.0

(a) การตั้งค่าความถี่ของ clk\_out3 เท่ากับความถี่คลื่นพาห์ clk\_out1/10



(b) ผลการวัดความถี่คลื่นพาห์ และความถี่สัญญาณข้อมูล รูปที่ 6.3 วิธีหารความถี่ด้วยการตั้งค่าจาก clocking wizard

จากวิธีที่หนึ่งเป็นการตั้งค่าจาก clocking wizard ซึ่งความถี่ที่เกิดขึ้น<sup>้</sup>นั้นมีความคลาดเคลื่นจากที่ ต้องการและโดยปกติแล้วต้องมีการเปลี่ยนความถี่คลื่นพาห์ในช่วงความถี่ค่าหนึ่งอาจจะเป็นช่วงตาม ความถี่ VCO ที่ได้ออกแบบไว้ในไอซี วิธีที่สองจะเป็นการสร้างวงจรหารความถี่เพิ่มเข้ามาเพื่อนำ สัญญาณคลื่นพาห์ผ่านเข้าไปหารความถี่เพื่อสร้างสัญญาณนาฬิกาของสัญญาณข้อมูลก่อนจะเข้าไปยัง วงจรสร้างสัญญาณแบบสุ่ม PRBS แสดงโค้ด และผลวัดของวิธีที่สองดังรูปที่ 6.4



(a) ผลการวัดความถี่คลื่นพาห์ และความถี่สัญญาณข้อมูล
 รูปที่ 6.4 วิธีหารความถี่ด้วยการสร้างวงจรหารความถี่ด้วยภาษา VHDL

## 6.3.3 วงจรสร้างสัญญาณแบบสุ่ม

เป็นการสร้างบิตข้อมูลดิจิตอลแบบมีการสุ่ม โดยจะใช้วงจร Linear Feedback Shift Register (LFSR) ซึ่งสัญญาณที่สร้างขึ้นในทางอุดมคติไม่สามารถที่จะคาดการบิตข้อมูลดิจิตอลว่าจะมี บิต 0 หรือบิต1 โดยวงจร LFSR จะประกอบด้วย Shift Register และ XOR gate จากการที่สัญญาณ ที่เกิดขึ้นไม่สามารถที่จะคาดการได้จึงนิยมนำมาทดสอบระบบรับส่งทางด้านการสื่อสาร ในงานส่วนนี้ จะสามารถตัว Shift Resister จำนวน 16 ตัว สามารถแสดงตารางของจำนวนของบิต ความยาวสูงสุด ของลูป และ Taps ดังตารางที่ 6-1

Number of bits (N)	Length of Loop ( $2^{N}$ -1)	Taps
16	65535	1,2,4,15

**ตารางที่ 6-1** ตารางค่าพารามิเตอร์ LFSR 16 บิต

และสมการพอลิโนเมียลของ LFSR 16 บิต แสดงดังนี้

$$X^{16} + X^{15} + X^{13} + X^4 + 1 \tag{6.1}$$

ส่วนต่อไปจะเป็นการแสดงบล็อกไดอะแกรมของ LFSR และโค้ด VHDL รวมทั้งผลการวัดดังแสดงรูปที่ 6.5



(a) บล็อกไดแกรมของวงจร LFSR 16 บิต



(b) การวัดผลของสัญญาณวงจรสร้างสัญญาณแบบสุ่ม



(c) สเปกตรัมของสัญญาณวงจรสร้างสัญญาณแบบสุ่ม **รูปที่ 6.5** กระบวนการสร้าง และวัดผลวงจรสร้างสัญญาณแบบสุ่ม

## 6.3.4 วงจรดิจิตอลมัลติเพล็กซ์เซอร์ (Mux 2:1)

เป็นวงจรเลือกข้อมูลที่มีเพียงเอาท์พุทเดียว และมีสองอินพุท ทำหน้าเลือกสัญญาณอินพุทมา เพียงค่าเดียวมายังเอาท์พุท ในที่นิ้วงจร Mux2:1 จะเป็นวงจรในการทำวงจรมอดูเลเตอร์บีพีเอสเค สำหรับวงจรดิจิตอลมัลติเพล็กซ์ สามารถแสดงดังรูปที่ 6.6



ร**ูปที่ 6.6** Schematic ของวงจรมัลติเพล็กซ์ 2:1

จากวงจรรูปที่ 6.6 เมื่อสัญญาณข้อมูล (s) เป็น Active High (บิต1) เอาท์พุท Y จะเป็นสัญญาณอินพุท D1 และเมื่อสัญญาณข้อมูล (s) เป็น Active Low (บิต0) เอาท์พุท Y จะเป็นสัญญาณอินพุท D0 ขั้นตอนต่อไปจะทำการเขียนโค้ดด้วยภาษา VHDL เพื่อสร้างวงจร Mux2:1 และทำการทดสอบด้วย การสร้างสัญญาณอินพุท D1 มีความถี่ 50MHz และสัญญาณอินพุท D0 มีความถี่ 25 MHz เพื่อ ทดสอบการทำงานของวงจร Mux2:1 ที่ได้ทำการออกแบบใน FPGA แสดงดังรูปที่ 6.7





### 6.3.5 วงจรบีพีเอสเค มอดูเลเตอร์

เป็นวงจรที่สัญญาณข้อมูลจะเปลี่ยนเป็นความถี่คลื่นพาห์ที่มีเฟสต่างกัน 180 องศา เมื่อ สัญญาณข้อมูลเป็น Active High (บิต 1) สัญญาณเอาท์พุทของวงจรบีพีเอสเค มอดูเลเตอร์จะเป็น สัญญาณคลื่นพาห์เฟส 180 องศา และเมื่อสัญญาณข้อมูลเป็น Active Low (บิต 0) สัญญาณเอาท์พุท ของวงจรบีพีเอสเค มอดูเลเตอร์จะเป็นสัญญาณคลื่นพาห์เฟส 0 องศา สามารถแสดงกระบวน และการ ทดสอบวงจรบีพีเอสเค มอดูเลเตอร์ดังรูปที่ 6.8



(a) บล็อกไดอะแกรมของวงจรบีพีเอสเค มอดูเลเตอร์



#### (b) ผลวัดของวงจรบีพีเอสเค มอดูเลเตอร์



(c) สเปกตรัมวงจรบีพีเอสเค มอดูเลเตอร์

**รูปที่ 6.8** กระบวนการออกแบบ และทดสอบวงจรบีพีเอสเค มอดูเลเตอร์

จากกระบวนการสร้างวงจรบีพีเอสเคมอดูเลเตอร์ซึ่งสามารถสร้างความถี่คลื่นพาห์ได้เพียงค่าเดียว แต่ เนื่องจากกระบวนทดสอบไอซีจำเป็นต้องมีการกวาดความถี่คลื่นพาห์เพื่อทำการทดสอบช่วงล็อก และ ช่วงการเข้าล็อกของไอซีบีพีเอส คิวพีเอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป ดีมอดูเลเตอร์ เพื่อความสะดวกและรวดเร็วในการทำงานจึงได้ทำการสร้างความถี่คื่นพาหื และวงจรมอดูเลเตอร์แต่ ละความถี่คลื่นพาห์ด้วยการสร้าง Bitstream ในช่วงความถี่ทำงานของวงจร VCO นั้นคือความถี่ช่วง 35MHz-105MHz สามารถแสดง bitstream ดังรูปที่ 6.9

BPSK_mod _35MHz.bit	BPSK_mod _36MHz.bit	BPSK_mod _37MHz.bit	BPSK_mod _38MHz.bit	BPSK_mod _39MHz.bit	BPSK_mod _40MHz.bit	BPSK_mod _41MHz.bit	BPSK_mod _42MHz.bit	BPSK_mod _43MHz.bit	BPSK_mod _44MHz.bit	BPSK_mod _45MHz.bit	BPSK_mod _46MHz.bit	BPSK_mod _47MHz.bit	BPSK_mod _48MHz.bit	BPSK_mod _49MHz.bit	BPSK_mod _50MHz.bit	BPSK_mod _51MHz.bit	BPSK_mod _52MHz.bit	BPSK_mod _53MHz.bit	BPSK_mod _54MHz.bit
BPSK_mod _55MHz.bit	BPSK_mod _56MHz.bit	BPSK_mod _57MHz.bit	BPSK_mod _58MHz.bit	BPSK_mod _59MHz.bit	BPSK_mod _60MHz.bit	BPSK_mod _61MHz.bit	BPSK_mod _62MHz.bit	BPSK_mod _63MHz.bit	BPSK_mod _64MHz.bit	BPSK_mod _65MHz.bit	BPSK_mod _66MHz.bit	BPSK_mod _67MHz.bit	BPSK_mod _68MHz.bit	BPSK_mod _69MHz.bit	BPSK_mod _70MHz.bit	BPSK_mod _71MHz.bit	BPSK_mod _72MHz.bit	BPSK_mod _73MHz.bit	BPSK_mod _74MHz.bit
BPSK_mod _75MHz.bit	BPSK_mod _76MHz.bit	BPSK_mod _77MHz.bit	BPSK_mod _79MHz.bit	BPSK_mod _80MHz.bit	BPSK_mod _81MHz.bit	BPSK_mod _82MHz.bit	BPSK_mod _83MHz.bit	BPSK_mod _84MHz.bit	BPSK_mod _85MHz.bit	BPSK_mod _86MHz.bit	BPSK_mod _87MHz.bit	BPSK_mod _88MHz.bit	BPSK_mod _89MHz.bit	BPSK_mod _90MHz.bit	BPSK_mod _91MHz.bit	BPSK_mod _92MHz.bit	BPSK_mod _93MHz.bit	BPSK_mod _94MHz.bit	BPSK_mod _95MHz.bit
BPSK_mod _96MHz.bit	BPSK_mod _97MHz.bit	BPSK_mod _98MHz.bit	BPSK_mod _99MHz.bit	BPSK_mod _100MHz.bi	BPSK_mod _101MHz.bi	BPSK_mod _102MHz.bi	BPSK_mod _103MHz.bi	BPSK_mod _104MHz.bi	BPSK_mod _105MHz.bi										
				τ	τ	τ	τ	τ	T										

รูปที่ 6.9 bitstream ของวงจรบีพีเอสเค มอดูเลเตอร์ช่วงความถี่คลื่นพาห์ 35MHz-105MH 6.4 การออกแบบแผ่นปริ้น หรือ แผ่น PCB สำหรับการทดสอบไอซี

อีกหนึ่งสำคัญสำหรับการทดสอบไอซีจะต้องมีการสร้าง PCB เพื่อเป็นส่วนเชื่อมต่อของไอซีที่ ทำการทดสอบกับอุปกรณ์ทางไฟฟ้า เช่นแรงดันดีซีที่ทำหน้าที่เป็นไฟเลี้ยง, ตัวต้านทาน และตัวเก็บ ประจุ, sma connector สำหรับการป้อนสัญญาณทดสอบเข้าไปยังไอซี และเป็นส่วนสำหรับวัด เอาท์พุทของไอซี การออกแบบ PCB จะต้องทำอย่างระมัดระวัง และใช้ความเข้าใจทางด้านวงจร และ สายส่งเพื่อทำให้การทดสอบไอซีมีประสิทธิภาพสูงสุด หรือโดยลดทอน parasitic ของตัวเก็บประจุ และตัวต้านทาน สัญญาณรบกวน(noise) และอีกส่วนสำคัญระดับกราวน์ ไฟเลี้ยง และสัญญาณจะต้อง ไม่มีการรบกวนกัน ในที่นี้ไอซีที่ทำการทดสอบเป็นระบบที่มีการ Mixed-Signal ซึ่งการออกแบบระบบ กราวด์จะต้องระมัดระวังไม่สามารถที่จะเชื่อมต่อกราวนด์ และไฟเลี้ยงเข้ากันอย่างไม่มีหลักการจะ ส่งผลให้สัญญาณของระบบแอนาล็อก และดิจิตอลมีการรบกวนซึ่งกันและกันส่งผลให้ประสิทธิภาพ ของไอซีที่ทำการทดสอบได้ประสิทธิภาพลดลงจากเดิม และอาจส่งผลกระทบให้ระบบมีการทำงานที่ ผิดพลาดหรือไม่สามารถทำงานตามฟังก์ชันที่ต้องการได้ สำหรับ PCB ที่ออกแบบจะสนใจระบบ ground planes, grounding mixed-signal ICs และการออกแบบสายส่ง 50 ohms

#### 6.4.1 Ground Planes

การใช้พื้นที่ระนาบด้านหนึ่งจาก PCB สองด้าน หรือใช้พื้นที่ระนาบหนึ่งชั้นจาก PCB หลายชั้น เพื่อทำการเชื่อมต่อทองแดงเข้าด้วยกันเพื่อทำหน้าที่เป็นกราวนด์ ของแผ่น PCB สำหรับเทสไอซี ตาม ทฤษฎีเมื่อพื้นที่การเชื่อมต่อมีขนาดใหญ่จะทำให้บริเวณนั้นมีค่าความต้านทานที่ต่ำ และมีโอกาสที่จะ ส่งผลให้ค่า parasitic inductance มีค่าต่ำ และความแตกต่างระหว่างแรงดันของแต่ละจุดจะมีความ แตกต่างกันน้อย สำหรับกระแสย้อนกลับของวงจรดิจิตอล(I<sub>D</sub>) และกระแสย้อนกลับของวงจรแอ นาล็อก(I<sub>A</sub>)รูปที่ 6.10(a) ที่เชื่อมต่อร่วมกันก่อนที่จะย้อนกลับไปยัง GND<sub>REF</sub> ส่งผลให้เกิดกระแส I<sub>D</sub>+I<sub>A</sub> วิ่งไปยัง GND<sub>REF</sub> วิธีการเชื่อมต่อแบบนี้จะส่งผลให้มีการใช้ตัวต้านทาน และตัวเก็บประจุของดิจิตอล และแอนาล็อกด้วยกันทำให้เกิดค่าคลาดเคลื่นจากระบบเดิม การย้อนกลับของกระแสดิจิตอล และ กระแสแอนาล็อกจะต้องเชื่อมต่อเข้า GND<sub>REF</sub> แบบ star หรือมีกราวนด์ของระบบพียงจุดเดียวแสดงดัง รูปที่ 6.10(b) สำหรับหลักกการเชื่อมต่อพยายามให้ตัวต้านทาน และตัวเหนียวนำมีค่าน้อยซึ่งการ เชื่อมต่อในรูปที่ 6.10(b) จะส่งผลให้ค่าตัวต้านทาน และค่าตัวเหนียวนำมีค่าลดลง



(a) การย้อนกลับของกระแสดิจิตอล และการย้อนกลับกระแสแอนาล็อกเชื่อมต่อเช้าด้วยกันทำให้เกิด กระแส ความต้านทานและตัวเหนียวนำที่สูงขึ้นเป็นวิธีที่ไม่ถูกต้อง



(b) การย้อนกลับของกระแสดิจิตอล และการย้อนกลับกระแสแอนาล็อก แยกออกจากกัน และไป ต่อเชื่อมกับ GND<sub>REF</sub> แบบ star ทำให้ความต้านทาน และตัวเหนียวนำน้อยลงเป็นวิธีที่ถูกต้อง รูปที่ 6.10 กระบวนการของ Ground planes ของระบบดิจิตอล และแอนาล็อกบน PCB เดียวกัน

## 6.4.2 Grounding Mixed-signal

โดยปกติระบบกราวนด์ของดิจิตอล และระบบกราวนด์ของแอนาล็อกจะแยกออกจากกันบน PCB สำหรับกราวนด์ดิจิตอล (DGND) และกราวนด์แอนาล็อก(AGND) จะทำการเชื่อมกันขนาดเล็ก แบบStar จากการแยกระบบกราวนด์ด้วยวิธีนี้จะทำให้สัญญาณรบกวนของกราวนด์ดิจิตอลจะไหลไป ยังไฟเลี้ยงของดิจิตอลไม่ไปรบกวนทางด้านแอนาล็อกที่มีความ sensitive สูง สามารถแสดงดังรูปที่ 6.11



ร**ูปที่ 6.11** ระบบกราวนด์ของ Mixed-signal ICs บน PCB เดียวกัน [6.1]

## 6.4.3 Schematic และ layout ของ PCB สำหรับทดสอบไอซี และไอซี

สำหรับส่วนนี้จะเป็นการออกแบบ PCB เพื่อจะทำการทดสอบวงจร โดยจะต้องทำการวาด schematic ของบอร์ด PCB เพื่อนำไปวาด layout PCB เพื่อสร้างชิ้นงานออกมา ตำแหน่งการวาด และการเดินทางของระบบไฟเลี้ยง กราวนด์จะคำนึงถึงหลักการก่อนหน้าที่ได้กล่าวแล้วสามารถดู schematic และ layout แสดงดังรูปที่ 6.12



(a) ตำแหน่ง pin ของไอซีที่ทดสอบ



(b) Schematic ของ PCB ที่ทดสอบไอซี



(c) Top view PCB



(d) Bottom view PCB



(e) PCB ที่ใช้สำหรับการทอสอบไอซี



(f) socket ที่ใช้สำหรับการทดสอบไอซี



(g) ไอซีที่ใช้สำหรับการทดสอบ

รูปที่ 6.12 กระบวนการออกแบบ PCB ,socket และไอซี

## 6.5 การทดสอบไอซีบีพีเอสเค ลูปเดียว เฟสเดียว บนหลักการเฟสล็อกลูป ดีมอดูเลเตอร์

จากหัวข้อก่อนหน้าได้ทำการออกแบบ PCB และวงจรบีพีเอสมอดูเลเตอร์ด้วย FPGA ขั้นตอน ต่อไปจะทำการทดสอบไอซี เริ่มจากการทดสอบบล็อก positive edge triggered RSFF, VCO, Comparator, Phase controller และระบบรวมทั้งหมด

## 6.5.1 ทดสอบวงจร positive edge triggered RSFF

การทดสอบวงจร positive edge triggered RSFF จำเป็นต้องสร้างสัญญาณทดสอบที่มี ผลต่างเฟสต่างกันเข้าที่ขา set และขา reset เพื่อดูกราฟคุณลักษณะของวงจร positive edge triggered RSFF มาช่วยในการคำนวณค่าเกนเพื่อช่วยในการออกแบบเสถียรภาพของระบบด้วยวงจร กรองสัญญาณความถี่ต่ำผ่านสัญญาณทดสอบผลต่างเฟสจะสร้างขึ้นมาจากFPGA เฟสต่างที่สร้างขึ้น จะประกอบด้วย 4 เฟส 45, 90, 135, 180 องศา และทำการสลับขาอินพุทระหว่างขา set และขา reset จะส่งผลให้เราได้เฟส 225, 270, 315, 360 องศา ส่งผลให้เฟสผลต่างทั้งหมดมี 8 ค่าซึ่งมีค่า ความละเอียดเพียงพอสำหรับการวัดกราฟคุณลักษณะ กระบวนการสร้างสัญญาณทดสอบ และผลวัด สัญญาณทดสอบแสดงดังรูปที่ 6.13

Board	Darad         Clocking Options         Output Clocks         Port Renaming         MMCM Settings         Summary										
The pha	The phase is calculated relative to the active input clock.										
Output Freq (MHz) Phase (degrees) Duty Cycle (%)							Deiver				
Output	CIOCK	Port Name	Requested		Actual	Requested	i	Actual	Requested	Actual	Drives
✓ clk	_out1	clk_out1	50	$\otimes$	50.000	0	$\otimes$	0.000	50.000	50.0	BUFG
🗹 clk	_out2	clk_out2	50	$\otimes$	50.000	45	$\otimes$	45.000	50.000	50.0	BUFG
🗹 clk	_out3	clk_out3	50	$\otimes$	50.000	90	$\otimes$	90.000	50.000	50.0	BUFG
🗹 clk	_out4	clk_out4	50	$\otimes$	50.000	135	$\otimes$	135.000	50.000	50.0	BUFG
🗹 clk	_out5	clk_out5	50	$\otimes$	50.000	180	$\otimes$	180.000	50.000	50.0	BUFG

(a) กระบวนการสร้างผลต่างเฟสอินพุทเพื่อทดสอบ positive edge triggered RSFF



(b) ผลการทดสอบของรูปที่ 6.13(a)

**รูปที่ 6.13** กระบวนการและผลการทดสอบการสร้างสัญญาณเฟสผลต่างเพื่อทดสอบ positive edge triggered RSFF

เมื่อสามารถสร้างสัญญาณเฟสผลต่างเพื่อทดสอบ positive edge triggered RSFF จาก FPGA แต่เนื่องจากไบอัสดีซีเอาท์พุทที่ได้จาก FPGA มีค่า 1.8 V<sub>DC</sub> และขนาดของสัญญาณแรงดันเอซี มีค่า 4 V<sub>pk-pk</sub> ซึ่งไอซีที่ทำการออกแบบต้องการแรงดันเอซีไม่เกิน 1.8 V<sub>pk-pk</sub> จะต้องทำการสร้างวงจร เพื่อลดระดับสัญญาณแรงดันเอซีจากแรงดัน 4 V<sub>pk-pk</sub> ให้มีค่าแรงดันเหลือเพียง 1.8 V<sub>pk-pk</sub> อย่างไรก็ ตามควรจะทำการออกแบบให้มีแรงดันต่ำกว่า 1.8 V<sub>pk-pk</sub> เพื่อป้องกันเมื่อสัญญาณรบกวนเข้ามาเสริม ส่งผลให้แรงดันเอซีมีขนาดใหญ่ขึ้นกว่า 1.8 V<sub>pk-pk</sub> ส่งผลให้ไอซีมีโอกาสเสียหายได้ แต่เนื่องจากทำการ ลดระดับแรงดันเอซีให้ต่ำกว่า 1.8 V<sub>pk-pk</sub> จะต้องทำสร้างวงจรไบอัสดีซีที่ 0.9 V<sub>DC</sub> เพื่อให้วงจร positive edge triggered RSFF ทำงานได้ถูกต้องตามฟังก์ชัน



(a) วงจรลดทอนสัญญาณเอซี และไบอัสดีซีสำหรับทดสอบ positive edge triggered



(b) การทดสอบ positive edge triggered RSFF



(c) ผลการทดสอบ positive edge triggered RSFF ที่ผลต่างอินพุท 90 องศา



(d) ผลการทดสอบ positive edge triggered RSFF ที่ผลต่างอินพุท 180 องศา



(e) ผลการทดสอบ positive edge triggered RSFF ที่ผลต่างอินพุท 270 องศา ร**ูปที่ 6.14** กระบวนการ และผลการทดสอบไอซีของวงจร positive edge triggered RSFF ที่ความถึ่ 60 MHz

ต่อไปจะเป็นการวัดคุณลักษณะของวงจร positive edge triggered RSFF เพื่อใช้ในการออกแบบ เสถียรภาพของระบบ จะทำการทดสอบที่ความถี่ 60 MHz โดยแกน Y จะเป็นแรงดันเฉลี่ยเอาท์พุท ของ RSFF ที่ผ่านวงจรกรองสัญญาณความถี่ต่ำผ่าน และแกน X จะเป็นผลต่างเฟสระหว่างอินพุท Set และอินพุท Reset ซึ่งนำค่าพารามิเตอร์ของความสัมพันธ์ระหว่างแรงดันเฉลี่ยเอาท์พุทของ RSFF หาร ด้วยผลต่างเฟสของอินพุทของ RSFF เพื่อนำค่าไปเป็นเกนของวงจร positive edge triggered RSFF (K<sub>PD</sub>)



รูปที่ 6.15 กราฟคุณลักษณะของวงจร positive edge triggered RSFF

จากกราฟรูปที่ 6.15 สามารถที่จะทำการคำนวณหาค่าอัตราขยายของวงจร positive edge triggered RSFF ดังที่ (6.2)

$$K_{PD} = \frac{1.78V}{2\pi} \tag{6.2}$$

จากสมการที่ 6.2 จะนำไปช่วยในการออกแบบลูปวงจรกรองเพื่อให้ระบบเสถียรภาพในขั้นตอนต่อไป ส่วนต่อไปจะเป็นการทดสอบและวัดผลการทดสอบของวงจรออสซิลเลเตอร์ควบคุมด้วยแรงดัน

## 6.5.2 ทดสอบวงจร Voltage Control Oscillator (VCO)

การทดสอบดำเนินการด้วยการป้อนแรงดันอินพุทดีซีเข้าไปยัง VCO<sub>in</sub> โดยแรงดันดีซีจะต้องมีการ ปรับเปลี่ยนได้เพื่อดูการทำงานของความถี่เอาท์พุท VCO<sub>out</sub> ที่เปลี่ยนแปลง และเพื่อหาคุณลักษณะ ของวงจร VCO และเพื่อป้องกันไม่ให้ตัวไอซีเสียหายสามารถที่จะสร้างแรงดันดีซีอินพุทของ VCOi<sub>n</sub> จากการแบ่งแรงดันจากไฟเลี้ยงด้วยตัวต้านทานสองตัวปรับค่าได้ ส่วนของสัญญาณ VCO<sub>out</sub> จะทำการ ต่อด้วยโหลด 50 โอห์มเพื่อป้องกันผลกระทบจากสายส่งสามารถแสดงรูปสัญญาณ VCO<sub>out</sub> ดังรูปที่ 6.16



(b) ผลการทดสอบที่แรงดัน VCO<sub>in</sub>=0.7 และความถี่ VCO<sub>out</sub>=14.42 MHz



(c) ผลการทดสอบที่แรงดัน VCO<sub>in</sub>=0.9 และความถี่ VCO<sub>out</sub>=46.73 MHz ร**ูปที่ 6.16** การทดสอบ และผลการวัดของวงจร VCO

ต่อไปจะทำการวัดกราฟคุณลักษณะของวงจร VCO เพื่อช่วยในการออกแบบเสถียรภาพของระบบโดย กราฟที่จะพล็อตแกน Y จะเป็นความถี่เอาท์พุทของ VCO<sub>out</sub> และแกน X จะเป็นแรงดันดีซีอินพุทของ VCO<sub>in</sub> โดยอัตราขยายของ VCO สามารถที่จะคำนวณด้วยการนำความถี่เอาท์พุทของ VCO<sub>out</sub> หาร ด้วยแรงดันดีซีอินพุทของ VCO<sub>in</sub> มีหน่วยเป็น (rad/s/V) สามารถแสดงดังรูปที่ 6.17





จากกราฟรูปที่ 6.17 สามารถนำมาคำนวณหาค่าอัตราขยายของ VCO ดังที่ (6.3)

$$K_{VCO} = 2\pi \left(\frac{105.3 \times 10^6 - 26.7 \times 10^6}{1.2 - 0.8}\right) \frac{rad / s}{V}$$
  
= 1.2 × 10<sup>9</sup> rad/s/V (6.3)

#### 6.5.3 ทดสอบวงจร 1-bit sub-ranging/re-scaling

การทดสอบวงจร 1-bit sub-range/re-scaling เริ่มจากการป้อนสัญญาณบีพีเอสเค มอดูเลตไปยังขา set ของ positive edge triggered RSFF และป้อนสัญญาณอ้างอิงที่มีความถี่เดียวกับสัญญาณบีพีเอส เค มอดูเลตไปยังขา reset ของ positive edge triggered RSFF และนำสัญญาณเอาท์พุทของ RSFF ผ่านวงจรกรองสัญญาณความถี่ต่ำผ่านเข้าไปยังอินพุทของวงจร voltage comparator และอินพุท ของวงจรดึงขึ้นดึงลงของระดับแรงดันสามารถแสดงแนวทางการทดสอบระบบด้วยSchematic ดังรูป ที่ 6.18







(b) ผลการทดสอบวงจร วงจร 1-bit sub-ranging/re-scaling รูปที่ 6.18 Schematic และผลการทดสอบวงจร 1-bit sub-ranging/re-scaling

จากการทดสอบสัญญาณ <X> เป็นสัญญาณแรงดันที่มีสองระดับ ตามหลักการของการกู้สัญญาณปีพี เอสเค ดีมอดูเลเตอร์ ซึ่งสัญญาณ <X> จะเป็นสัญญาณอินพุทของวงจร 1-bit sub-ranging/rescaling เพื่อทำให้ระดับแรงดันสองระดับเหลือเพียงระดับเดียวเอาท์พุทก์คือ <Z> เพื่อเป็นอินพุทของ VCO<sub>in</sub> ระดับแรงดันดีซีของสัญญาณ <Z> จะปรับเปลี่ยนตามค่า VCO<sub>in</sub> ที่ต้องการความถี่เอาท์พุทของ VCO<sub>out</sub> ต่อไปจะเป็นการทดสอบระบบลูปปิดเพื่อตรวจสอบการทำงานของวงจรบีพีเอสเค ดีมอดูเล เตอร์ที่ได้ออกแบบ โดยบล็อก positive edge triggred ,VCO และวงจร 1-bit sub-ranging/rescaling สามารถที่ทำงานได้ตามต้องการส่วนต่อไปจะเกี่ยวข้องกับการออกแบบวงจรกรองสัญญาณ ความถี่ต่ำผ่านเพื่อให้ระบบปิดมีเสถียรภาพ โดยจะใช้หลักการของวิชาควบคุม และการออกแบบในบท ที่ 4 และ5 มาช่วยในการออกแบบเสถียรภาพของระบบลูปปิด

# 6.5.4 การออกแบบและทดสอบเสถียรภาพของระบบบีพีเอสเค มอดูเลเตอร์ ด้วยหลักการพื้นฐาน ของเฟสล็อกลูป

จากหัวข้อ 6.5.1 ,6.5.2 และ 6.5.3 สามารถที่จะพิสูจน์และทดสอบการทำงานของฟังก์ชันต่างๆตามที่ ได้ออกแบบไว้ และหาค่าพารามิเตอร์ของอัตราขยายของวงจร positive edge triggered RSFF และ วงจร VCO เพื่อนำค่าพารามิเตอร์เหล่านี้มาช่วยในการออกแบบเสถียรภาพของระบบโดยเริ่มจากการ ให้ค่าพารามิเตอร์ของวงจร 1-bit sub-ranging/re-scaling มีค่าเท่ากับ 1 และให้วงจรกรองสัญญาณ ความถี่ต่ำผ่านอยู่หลังวงจร positive edge triggered RSFF โดยจะเป็นการออกแบบด้วยโครงสร้าง lead-lag  $(1 + s\tau_4/1 + s\tau_3)$ และวงจรกรองสัญญาณความถี่ต่ำก่อนอินพุท VCO<sub>in</sub> จะเป็นโครงสร้าง แต่เนื่องจากอินพุทของวงจรกรองเป็นสัญญาณกระแสดังนั้นโครงสร้างของวงจรกรองสัญญาณความถี่



**รูปที่ 6.19** schematic สำหรับทดสอบระบบเฟสล็อกลูปบนโครงสร้างระบบกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว

จากรูปที่ 6.19 สามารถเขียนฟังก์ชันถ่ายโอนของระบบเปิดเพื่อทำการพิจารณาเสถียรภาพของระบบ สามารถแสดงดังที่ (6.4)

$$H(s) = K_{vco} K_d K_{pc} \frac{(1 + sR_2C_1)}{(1 + s(R_1 + R_2)C_1)} \frac{(1 + sR_3C_2)}{(sR_bC_2)}$$
(6.4)

สำหรับเฟสล็อกลูปจะแสดงการออกแบบในหัวข้อนี้ ซึ่งสัญญาณคลื่นพาห์ถูกตั้งค่าไว้ที่ 60MHz ดังนั้น ระบบเฟสล็อกลูปจะทำงานที่ความถี่กลาง  $\omega_c = 0.38 \times 10^9 \text{ rad/s}$  สำหรับค่าพารามิเตอร์ของลูปจะมี ค่าดังนี้  $\mathbf{K}_d = 1.78/2\pi \text{ V/rad}$ ,  $\mathbf{K}_{pc} = 1$ ,  $\mathbf{K}_{vco} = 1.2 \times 10^9 \text{ rad/s/V}$  โดยจะทำการออกแบบวงจรกรอง ความถี่ต่ำผ่านแบบ lead-lag หลังเอาท์พุทของวงจร RSFF จะทำการพิจารณาและออกแบบจาก ฟังก์ชันถ่ายโอนระบบเปิด และพิจารณาเสถียรภาพจากการพล็อตของโบด และทางเดินของราก (root locus) สามารถแสดงดังที่ (6.5)

$$G_{OL}(s) = \frac{3.162 \times 10^{-8} s^2 + 24.22s + 3.396 \times 10^8}{2.208 \times 10^{-14} s^3 + 1.673 \times 10^{-6} s^2 + s}$$
(6.5)

จากสมการที่ (6.5) นำไปพล็อตโบดในโปรแกรม Matlab เพื่อดูเกนมาร์จิน และเฟสมาร์จิน สำหรับการ ออกแบบเสถียรภาพของระบบ



**รูปที่ 6.20** การพล็อตโบดของฟังก์ชันถ่านโอนระบบเปิดของสมการที่ (6.5)

จากการพล็อตโบดรูปที่ 6.20 จะมีเฟสมาร์จินอยู่ที่ 66.8° และมีความถี่ธรรมชาติ  $\omega_n = 1.43 \times 10^7$ และแดมปิ้งแฟกเตอร์  $\zeta$ =0.5 ต่อไปจะทำการหาค่าพารามิเตอร์ตัวต้านทาน และตัวเก็บประจุจาก  $\tau$ ที่ได้ออกแบบในขั้นตอนที่ 1-3 เริ่มคำนวณจาก  $\tau_1 = R_b C_2$  และ  $\tau_2 = R_3 C_2$  โดยกำหนด ค่าพารามิเตอร์ตัวเก็บประจุ  $C_2 = 0.11$ nF ดังนั้นค่าพารามิเตอร์  $R_b = 1.66 \times 10^{-6} / 0.11 \times 10^{-9} = 15 \, \mathrm{k\Omega}$  และ ค่าพารามิเตอร์  $R_3 = 70 \times 10^{-6} / 0.11 \times 10^{-9} = 635 \, \Omega$  และต่อไปจะทำการกำหนดค่าพารามิเตอร์ตัวเก็บ ประจุ  $C_1 = 1.4 \mathrm{pF}$  ดังนั้นค่าพารามิเตอร์  $R_2 = 1.33 \times 10^{-9} / 1.4 \times 10^{-12} = 1 \, \mathrm{k\Omega}$  และค่าพารามิเตอร์  $R_1 = 13.3 \times 10^{-9} / 1.4 \times 10^{-12} = 8.5 \, \mathrm{k\Omega}$  นำค่าพารามิเตอร์ตัวต้านทาน และตัวเก็บประจุที่ได้จากการคำนวณ ไปต่อลงบนบอร์ดทดสอบไอซีเพื่อตรวจสอบผลการทดสอบสามารถแสดงดังรูปที่ 6.21



(a) ผลการทดสอบเฟสล็อกลูปที่ความถี่ 55 MHz



(b) ผลการทดสอบเฟสล็อกลูปที่ความถี่ 60 MHz



(c) ผลการทดสอบเฟสล็อกลูปที่ความถี่ 65 MHz รูปที่ 6.21 ผลการทดสอบเฟสล็อกลูปบนโครงสร้างบีพีเอสเคดีมอดูเลเตอร์ ผลการทดสอบรูปที่ 6.21 พบว่าหลักการออกแบบสามารถที่จะใช้ในการทดสอบเฟสล็อกลูปที่ส่งผลให้ ระบบมีเสถียรภาพ ส่วนต่อไปจะทำการพิจารณาช่วงความถี่ล็อก  $(\omega_L)$  ,เวลาในการเข้าล็อก  $(T_L)$  และช่วงความถี่เข้าล็อก $(\omega_P)$ 

## 6.5.4.1 ความถี่ช่วงล็อก $\omega_{\rm L}$

ช่วงความถี่ที่สัญญาณอาท์พุทของ VCO มีความถี่เท่ากับความถี่อินพุหรือความถี่อ้างอิง และระบบ เฟสล็อกลูปจะคงสถานะนี้ไปไม่มีการเปลี่ยนแปลงถ้าความถี่อ้างอิงไม่มีการเปลี่ยนแปลง และจาก [6.2] ตัวเปรียบเทียบเฟสแบบ positive edge triggered จะมีความถี่ช่วงล็อกดังที่ (6.6)

$$\Delta \omega_{\rm L} = 2\pi \xi \omega_n \tag{6.6}$$

จากสมการที่ (6.6) พบว่าช่วงความถี่ล็อกขึ้นอยู่กับพารามิเตอร์ ω<sub>n</sub> คือ ความถี่ธรรมชาติ และ ζ คือ แดมปิ้งแฟกเตอร์ ในที่นี้จะพิจารณาเป็นระบบอันดับสอง ทำการละเลยวงจรกรองสัญญาณความถี่ต่ำ หลังเอาท์พุทของวงจร positive edge triggered RSFF ดังนั้นพารามิเตอร์ที่จะทำการเปลี่ยนแปลง เพื่อทดสอบช่วงความถี่ล็อกก็คือ ζ โดยพารามิเตอร์ ζ คำนวณได้ดังที่ (6.7)

$$\xi = \omega_n \tau_2 / 2 \tag{6.7}$$

จากสมการที่ (6.7) จะทำการเปลี่ยนแปลง  $\zeta$  ด้วยการปรับค่าพารามิเตอร์  $\tau_2$  หรือเปลี่ยนแปลง ค่าพารามิเตอร์ความต้านทาน  $R_3$  ต่อไปจะทำการพิจารณา  $\zeta=0.1, \zeta=0.3, \zeta=0.5, \zeta=0.707$  และ  $\zeta=1$ ซึ่งจะทำการพล็อตโบดด้วยโปรแกรม Matlab เพื่อดูเสถียรภาพของระบบ เฟสมาร์จิน ,เกนมาร์จินของ พารามิเตอร์  $\zeta$  ที่ค่าต่างๆ โดย  $\omega_n = \sqrt{K_{vco}K_dK_{pc}/\tau_1} = 14.3$  Mrad/s สามารถแสดงการพล็อตโบด ดังรูปที่ 6.22



(a) ขนาดของโบดที่พารามิเตอร์ 🧲 ที่ทดสอบของฟังก์ชันถ่ายโอนสมการที่ (6.6)



(b) เฟสของโบดที่พารามิเตอร์ (ที่ทดสอบของฟังก์ชันถ่ายโอนสมการที่ (6.6) รูปที่ 6.22 ขนาด และเฟสที่พารามิเตอร์ (ที่ทดสอบของฟังก์ชันถ่ายโอนสมการที่ (6.6) ต่อไปจะแสดงตารางค่าพารามิเตอร์ที่ได้จากการพล็อตโบดของฟังก์ชันถ่ายโอนสมการที่ (6.6) โดยจะ แสดงดังตารางที่ 6-2

Damping ratio	Phase margin (deg)	τ2		
0.1	4.05	14ns		
0.3	24.8	42ns		
0.5	41.3	70ns		
0.707	52.4	100ns		
1	58.7	140ns		

**ตารางที่ 6-2** พารามิเตอร์ของ  $\zeta$  ,  $au_2$  และ เฟสมาร์จิน

## 6.5.4.2 ผลการทดสอบความถี่ช่วงล็อก $\,\omega_{ m L}$

การทดสอบนี้จะทำการเปลี่ยนแปลงค่าตัวต้านทาน  $R_3$  เพื่อทำการเปลี่ยนแปลง  $\zeta=0.1, \zeta=0.3, \zeta=0.5, \zeta=0.707$  และ  $\zeta=1$  ตามลำดับ สำหรับการคำนวณค่าตัวต้านทาน  $R_3 = \tau_2/C_2$  ผลการทดสอบ จะทำการวัดช่วงความถี่ล็อก สามารถแสดงผลการทดสอบดังต่อไปนี้

 $\zeta=0.1,R_3=127\Omega$ 



(b) ความถี่ที่มีค่าสูงสุดที่ระบบสามารถล็อกความถี่ 58MHz รูปที่ 6.23 ผลการทดสอบเฟสล็อกลูปที่มีค่า ζ=0.1

 $\zeta=0.3, R_3 = 381\Omega$ 



(a) ความถี่ที่มีค่าต่ำสุดที่ระบบสามารถล็อกความถี่ 50MHz



(b) ความถี่ที่มีค่าสูงสุดที่ระบบสามารถล็อกความถี่ 64MHz รูปที่ 6.24 ผลการทดสอบเฟสล็อกลูปที่มีค่า ζ=0.3

 $\zeta=0.5, R_3 = 635\Omega$ 



(a) ความถี่ที่มีค่าต่ำสุดที่ระบบสามารถล็อกความถี่ 45MHz



(b) ความถี่ที่มีค่าสูงสุดที่ระบบสามารถล็อกความถี่ 64MHz
 รูปที่ 6.25 ผลการทดสอบเฟสล็อกลูปที่มีค่า ζ=0.5

 $\zeta = 0.707, R_3 = 900\Omega$ 



(a) ความถี่ที่มีค่าต่ำสุดที่ระบบสามารถล็อกความถี่ 50MHz



(b) ความถี่ที่มีค่าสูงสุดที่ระบบสามารถล็อกความถี่ 72MHz รูปที่ 6.26 ผลการทดสอบเฟสล็อกลูปที่มีค่า ζ=0.707

 $\zeta = 0.707, R_3 = 1.27 k\Omega$ 



(a) ความถี่ที่มีค่าต่ำสุดที่ระบบสามารถล็อกความถี่ 53MHz



(b) ความถี่ที่มีค่าสูงสุดที่ระบบสามารถล็อกความถี่ 75MHz รูปที่ 6.27 ผลการทดสอบเฟสล็อกลูปที่มีค่า ζ=1

# 6.5.4.3 คุณลักษณะของความถี่เข้าล็อก ω<sub>P</sub> และความถี่ช่วงล็อก ω<sub>L</sub> ของการทดสอบเฟสล็อก ลูป

หัวข้อนี้จะทำการวัดความถี่เข้าล็อก และความถี่ช่วงล็อกของการทดสอบเฟสล็อกลูปบนโครงสร้างบีพี เอสเค ดีมอดูเลเตอร์ ซึ่งจะมีการเปลี่ยนแปลง  $\zeta=0.1, \zeta=0.3, \zeta=0.5, \zeta=0.707$  และ  $\zeta=1$  หรือการ เปลี่ยนแปลงตำแหน่งของซีโร่ในระบบซึ่งค่าพารามิเตอร์จะเหมือนกับหัวข้อ 6.5.4.2 สำหรับช่วงล็อก เป็นประสิทธิภาพอย่างหนึ่งของระบบกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการ พื้นฐานเฟสล็อกลูป เนื่องจากตำแหน่งของโพลหรือ R<sub>b</sub> เป็นส่วนเกนของวงจร phase controller ที่ เรียกว่า 1-bit sub-ranging/re-scaling ดังนั้นการเปลี่ยนตำแหน่งโพลเพื่อเปลี่ยน  $\zeta$  นั้นจะไม่สะดวก ในการคำนวณเพราะมีผลกระทบต่อเกน และลูปของวงจรกรอง



 $\zeta=0.1, R_3 = 127\Omega$ 

รูปที่ 6.28 คุณลักษณะของเฟสล็อกลูปบนโครงสร้างบีพีเอสเค ดีมอดูเลเตอร์ที่มี  $\zeta{=}0.1$ 



**รูปที่ 6.29** คุณลักษณะของเฟสล็อกลูปบนโครงสร้างบีพีเอสเค ดีมอดูเลเตอร์ที่มี ζ=0.3 ζ=0.5,R<sub>3</sub> = 635Ω



**รูปที่ 6.30** คุณลักษณะของเฟสล็อกลูปบนโครงสร้างบีพีเอสเค ดีมอดูเลเตอร์ที่มี ζ=0.5 ζ=0.707,R<sub>3</sub> = 900Ω



**รูปที่ 6.31** คุณลักษณะของเฟสล็อกลูปบนโครงสร้างบีพีเอสเค ดีมอดูเลเตอร์ที่มี ζ=0.707

 $\zeta = 0.707, R_3 = 1.27 k\Omega$ 



รูปที่ 6.32 คุณลักษณะของเฟสล็อกลูปบนโครงสร้างบีพีเอสเค ดีมอดูเลเตอร์ที่มี ζ=1 6.5.5 การออกแบบและทดสอบระบบกู้คืนสัญญาณบีพีเอสเค บนโครงสร้างบีพีเอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป

จากหัวข้อ 6.5.4 เป็นการทดสอบเสถียรภาพของระบบด้วยการทดสอบเฟสล์อกลูปเพื่อตรวจสอบการ ออกแบบวงจรกรองสัญญาณความถี่ต่ำผ่าน ต่อไปจะทำการทดสอบระบบกู้คืนสัญญาณบีพีเอสเค ดีมอ ดูเลเตอร์ ด้วยการป้อนสัญญาณบีพีเอสเค มอดูเลตเข้าไป จากหัวข้อ 6.5.4 จะทำการละเลยวงจรกรอง สัญญาณความถี่ต่ำผ่านหลังเอาท์พุท RSFF แต่ระบบกู้คืนสัญญาณบีพีเอสเคจะต้องมีการปรับเปลี่ยน วงจรกรองสัญญาณความถี่ต่ำผ่านหลังเอาท์พุท RSFF เพื่อที่จะได้อัตราการส่งข้อมูลตามต้องการ ดังนั้นการออกแบบเสถียรภาพของระบบจะต้องคำนึงถึงวงจรกรองสัญญาณความถี่ต่ำผ่านนี้ การ ออกแบบต้องการอัตราการส่งข้อมูล 12Mbps ที่สัญญาณคลื่นพาห์ 60MHz และค่าพารามิเตอร์  $K_d = 1.78/2\pi V/rad, K_{pc} = 1, K_{vco} = 1.2 \times 10^9 rad/s/V โดยค่าพารามิเตอร์ K_{pc} = 1 เป็นค่าคงที่$ สมมติเพื่อให้สะดวกในการออกแบบเสถียรภาพแสดงดังที่ (6.8) และแสดงการพล็อตของโบดดังรูปที่6.33



ร**ูปที่ 6.33** การพล็อตโบดของฟังก์ชันถ่ายโอนระบบเปิดของสมการที่ (6.8)

จากการออกแบบจะได้ค่าพารามิเตอร์ของวงจรกรองสัญญาณความถี่ต่ำผ่านดังนี้  $R_{\rm h} = 15 k\Omega$ และ ค่าพารามิเตอร์  $m R_3=635\Omega$  และต่อไปจะทำการกำหนดค่าพารามิเตอร์ตัวเก็บประจุ  $m C_2=0.11nF$  ส่วน  $R_1{=}4.5k\Omega$  และค่าพารามิเตอร์  $R_2{=}\,200\Omega$  ต่อไปจะทำการทดสอบที่ความถี่คลื่นพาห์ 60MHz และ อัตราส่งข้อมูล 12Mbps แสดงดังรูปที่ 6.34



(a) ผลการทดสอบระบบกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการพื้นฐานเฟสล็อก





12-May-21 14:27

Data\_demodulate

M 100ns

CH2 1.00V

CH3 500mV CH4 1.00V

CH3 Mean 1.00V

CH4 Freq 6.261MHz3



(d) ผลการทดสอบที่วัด output\_RSFFและ avg\_data\_demodulate รูปที่ 6.34 ผลการทดสอบระบบกู้คืนสัญญาณบีพีเอสเคเฟสเดียวลูปเดียวโครงสร้างรูปที่ 6.19 ที่ ความถี่คลื่นพาห์ 60MHz และอัตราการส่งข้อมูล 12Mbps

จากการทดลองรูปที่ 6.34 วงจรกรองสัญญาณความถี่ต่ำผ่านหลังเอ<sup>-</sup>าท์พุทวงจร RSFF ที่ได้ใช้ในการ ทดสอบจริงคือ  $R_1$ =3.2k $\Omega$ ,  $R_2$ =200 $\Omega$ ,  $C_1$ =1.4pFและวงจรกรองสัญญาณความถี่ต่ำผ่านก่อนเข้า VCO<sub>in</sub> ที่ได้ใช้ในการทดสอบจริง  $R_b$ =15k $\Omega$ ,  $R_3$ =1.1k $\Omega$ ,  $C_2$ =0.11nF จากผลการทดสอบพบระบบ ระบบกู้คืนสัญญาณบีพีเอสเคเฟสเดียวลูปเดียวโครงสร้างรูปที่ 6.19 ที่ความถี่คลื่นพาห์ 60MHz และ อัตราการส่งข้อมูล 12Mbps สามารถทำงานได้ ต่อไปจะทำการทดสอบช่วงความถี่ล็อก ( $\omega_L$ ) และ การทดสอบค่าความคลาดเคลื่อนที่เกิดขึ้นได้จากกระแสไบอัสของ phase controller ที่เรียกว่า 1bit sub-ranging/re-scaling และขั้นตอนการออกแบบวงจรกรองสัญญาณความถี่ต่ำผ่านเพื่อได้อัตรา การส่งข้อมูลที่สูงขึ้น สุดท้ายประสิทธิภาพด้านต่างๆและการทำงานได้ในค่าความคลาดเคลื่อนของ พารามิเตอร์ที่เกี่ยวข้อง

# 6.5.5.1 การทดสอบช่วงความถี่ล็อกของระบบกู้คืนสัญญาณบีพีเอสเค บนโครงสร้างบีพีเอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป

จากการทดสอบสัญญาณอินพุทเฟสเดียวบนวงจรกู้คืนสัญญาณบีพีเอสเค เฟสเดียว ลูปเดียว บน พื้นฐานเฟสล็อกลูปจะพบว่าช่วงความถี่ล็อก  $\omega_L$  จะขึ้นอยู่กับค่า  $\zeta$  และ  $\omega_n$  ดังนั้นจะทำการทดสอบ ช่วงความถี่ล็อกด้วยการเปลี่ยนตัวต้านทาน  $\mathbf{R}_3$  โดยจะทำการแสดงผลการทดสอบด้วยค่าพารามิเตอร์ วงจรกรองสัญญาณความถี่ต่ำผ่านหลังเอาท์พุทวงจร RSFF ที่ได้ใช้ในการทดสอบจริงคือ  $\mathbf{R}_1$ =3.8k $\Omega$ ,  $\mathbf{R}_2$ =200 $\Omega$ ,  $\mathbf{C}_1$ =1.4pFและวงจรกรองสัญญาณความถี่ต่ำผ่านก่อนเข้า VCO<sub>in</sub> ที่ได้ใช้ในการทดสอบ จริง  $\mathbf{R}_b$ =15k $\Omega$ ,  $\mathbf{R}_3$ =1.1k $\Omega$ ,  $\mathbf{C}_2$ =0.11nF สามารถแสดงผลการทดสอบดังรูปที่ 6.35 จะทดสอบที่อัตรา การส่งข้อมูล 12Mbps ซึ่งค่าพารามิเตอร์นี้จะมี  $\zeta$ =0.707



(a) ผลการทดสอบที่ความถี่คลื่นพาห์ 57MHz และอัตราการส่งข้อมูล 12Mbps



(b) ผลการทดสอบรูปที่ 6.35(a) ที่ time base 25ns



(c) ผลการทดสอบที่ความถี่คลื่นพาห์ 60MHz และอัตราการส่งข้อมูล 12Mbps



(d) ผลการทดสอบรูปที่ 6.35(c) ที่ time base 25ns



(e) ผลการทดสอบที่ความถี่คลื่นพาห์ 64MHz และอัตราการส่งข้อมูล 12Mbps



(f) ผลการทดสอบรูปที่ 6.35(e) ที่ time base 25ns

รูปที่ 6.35 ช่วงเข้าล็อกของวงจรกู้คืนสัญญาณบีพีเอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป ส่วนต่อไปจะเป็นค่าพารามิเตอร์ตัวต้านทาน และตัวเก็บประจุสำหรับวงจรกรองสัญญาณความถี่ต่ำ ผ่าน และไบอัสวงจร phase controller หรือที่เรียกว่า 1-bit sub-ranging/re-scaling สามารถ แสดงดังตารางที่ 6-3 และสามารถแสดงโครงสร้างของการทดสอบไอซีดังรูปที่ 6.36 โดย ค่าพารามิเตอร์นี้เป็นการออกแบบสำหรับช่วงอัตราการส่งข้อมูล 12Mbps และความถี่คลื่นพาห์ 57-64MHz

พารามิเตอร์	ค่าพารามิเตอร์	พารามิเตอร์	ค่าพารามิเตอร์
R1	3.8kΩ	Vref <sub>comp</sub>	0.895V
R2	200Ω	Rbias <sub>comp</sub>	6.4kΩ
C1	1.4pF	Rup	48kΩ
Rb	15kΩ	Rdown	47kΩ
R3	1.1kΩ	Rbiasout	56 kΩ
C2	0.11nF		

**ตารางที่ 6-3** พารามิเตอร์ และค่าพารามิเตอร์ที่ใช้สำหรับทดสอบวงจรกู้คืนสัญญาณบีพีเอสเค เฟส เดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูปของรูปที่ 6.36


รูปที่ 6.36 พารามิเตอร์ตัวต้านทาน และตัวเก็บประจุของวงจรกู้คืนสัญญาณบีพีเอสเค เฟสเดียว ลูป

เดียว บนพื้นฐานเฟสล็อกลูปที่อัตราการส่งข้อมูล 12Mpbs และความถี่คลื่นพาห์ 60MHz ต่อไปจะทำการออกแบบเพื่อเปลี่ยนอัตราการส่งข้อมูลให้มีค่าสูงขึ้น โดยอัตราการส่งข้อมูลที่จะทำการ ทดสอบจะมีค่า 15Mbps ,20Mbps และ25Mbps ที่ความถี่คลื่นพาห์ 60MHz สำหรับการทดสอบจะ ทำการเปลี่ยนเฉพาะวงจรกรองสัญญาณความถี่ต่ำผ่านหลัง positive edge triggered RSFF และ วงจรกรองสัญญาณความถี่ต่ำผ่านก่อนเข้า VCO<sub>in</sub> โดยการออกแบบจะลด bw ของวงจรกรอง สัญญาณความถี่ต่ำผ่านหลัง positive edge triggered RSFF และปรับเปลี่ยนวงจรกรองสัญญาณ ความถี่ต่ำผ่านก่อนเข้าวงจร VCO<sub>in</sub> เพื่อให้เฟสมาร์จินของระบบยังคงเหมือนเดิมสามารถแสดงผลการ ทดสอบดังรูปที่ 6.37



(a) ผลการทดสอบวงจรกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป ที่ ความถี่คลื่นพาห์ 60MHz และอัตราการส่งข้อมูลที่ 15Mbps



**(b)** ผลการทดสอบรูปที่ 6.37(a) ที่ time base 50ns **รูปที่ 6.37** ผลการทดสอบวงจรกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อก ลูป ที่ความถี่คลื่นพาห์ 60MHz และอัตราการส่งข้อมูลที่ 15Mbps



(a) ผลการทดสอบวงจรกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป ที่ ความถี่คลื่นพาห์ 60MHz และอัตราการส่งข้อมูลที่ 20Mbps



**(b)** ผลการทดสอบรูปที่ 6.38(a) ที่ time base 50ns **รูปที่ 6.38** ผลการทดสอบวงจรกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อก ลูป ที่ความถี่คลื่นพาห์ 60MHz และอัตราการส่งข้อมูลที่ 20Mbps



(a) ผลการทดสอบวงจรกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป ที่ ความถี่คลื่นพาห์ 60MHz และอัตราการส่งข้อมูลที่ 25Mbps





**รูปที่ 6.39** ผลการทดสอบวงจรกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อก ลูป ที่ความถี่คลื่นพาห์ 60MHz และอัตราการส่งข้อมูลที่ 25Mbps

จากรูปที่ 6.37-6.39 เป็นผลการทดสอบที่ความถี่คลื่นพาห์ 60MHz และอัตราการส่งข้อมูล 15Mpbs ,20Mbps และ25Mbps ส่วนต่อไปจะไปการออกแบบระบบการทดสอบ Bit Error Rate (BER) ของ ระบบการกู้คืนสัญญาณบีพีเอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป โดยจะทำการออกแบบ ด้วย FPGA

### 6.6 การทดสอบ bit error rate ด้วย FPGA

สำหรับการทดสอบ bit error rate จะใช้ FPGA มาช่วยในการสร้างวงจร เพื่อใช้สำหรับการวัดจำนวน บิตที่ผิดเปรีบเทียบกับจำนวนบิตที่ส่ง ซึ่งจะเริ่มจากการใช้ simulink matlab เพื่อช่วยในการ ออกแบบใน FPGA ในSimulink matlab จะจำลองระบบการกู้สัญญาณบีพีเอสเค แบบเฟสเดียวลูป เดียว บนพื้นฐานเฟสล็อกลูปสามารถแสดง schematic ของ Simulink matlab และผลการจำลอง ดังรูปที่6.40



(a) Simulink matlabของระบบการกู้สัญญาณบีพีเอสเค แบบเฟสเดียวลูปเดียว บนพื้นฐานเฟสล็อก



(b) ผลการจำลองของ Simulink matlab ของระบบการกู้สัญญาณบีพีเอสเค แบบเฟสเดียวลูปเดียว บนพื้นฐานเฟสล็อกลูป

**รูปที่ 6.40** schematic และผลการจำลอง Simulink matlab ของระบบการกู้สัญญาณบีพีเอสเค แบบเฟสเดียวลูปเดียว บนพื้นฐานเฟสล็อกลูป

จากการจำลองพบว่าสัญญาณบีพีเอสเค ดีมอดูเลตรูปล่างสุดรูปที่ 6.40 มีลักษณะสัญญาณเป็น อนาล็อก ดังนั้นจะต้องทำการเปลี่ยนสัญญาณให้อยู่ในรูปของดิจิติล ที่มีลอจิก 0 หรือ 1 หรือระดับ สัญญาณเป็น ground หรือ VDD ตามลำดับ ซึ่งสามารถทำได้ด้วยการใช้วงจร D Flip Flop ใช้ในการ sampling สามารถแนวคิดของการ sampling ด้วย D Flip Flop ดังรูปที่ 6.41 โดยสัญญาณบีพีเอส เค ดีมอดูเลตเข้าขา D ของ D Flip Flop และสัญญาณคลื่นพาห์ หรือสัญญาณความถี่เอาท์พุทของ VCO เข้าขา clk ของ D Flip Flop และเพื่อให้ได้สัญญาณก่อนเข้าขา D ต้องมีวงจรเปรียบเทียบ แรงดันมาช่วยในการจัดการกับขนาดของแรงดัน



(b) ผลการจำลอง Simulink matlab รูปที่ 6.41 (b)



จากผลการจำลองจะพบว่าสามารถที่จะจัดการกับสัญญาณบีพีเอสเค ดีมอดูเลต ให้มีสัญญาณเป็น ดิจิตอลด้วยการ sampling สัญญาณนาฬิกาจากสัญญาณเอาท์พุท VCO หรือสัญญาณคลื่นพาห์ ด้วย D Flip Flop โดยเอาท์พุท Q ของ D FliP Flop เป็นสัญญาณที่ต้องการไปใช้งานในการใช้เปรียบเทียบ กับสัญญาณข้อมูลที่ส่งมา ต่อไปจะทำการสร้างวงจรตามแนวคิดรูปที่ 6.41 ใน FPGA โดยจะเขียนโค้ด ด้วยภาษา VHDL สามารถจะแสดงผลการ test bench ของวงจร D Flip Flop สามารถแสดงดังรูปที่ 6.42

Name	Value	0 ns	100 ns	200 ns	300 ns	400 ns	500 ns	600 ns	700 ns	800 ns	900 ns
₩ad1	1										
₩ clk_data	0										
₩ reset1	0										
₩ Q_1	1										

(a) ผลการจำลอง test bench ของวงจร D Flip Flop

Name	Value	0 ns		200	ns	1		400 n	s .			600 n	s .	 	800 r	IS		
₩ clk_data	1																	
1 clk_carrier_1	1	ուսու	MM	ՄՄՍ	UЛ	ЛЛ	ЛЛ		ГЛ		ЛЛ		ЛЛ	ГЛ			T	ՄՄ
∿a reset1	0																	
₩ S0_out	1			PRBS_c	data													
₩ S1_out	1			BPSK	( demo	dulated	(Input	D)										
1 sampling_BPSK_data_1	1			Sar	mpling I		modul	ated (C	utput)	Q)								

(b) ผลการจำลอง test bench โค้ดรูปที่ 6.42 (c)

ร**ูปที่ 6.42** โค้ด และผลการจำลองของวงจร sampling BPSK\_demodulated ตามแนวคิดรูปที่ 6.41 ใน FPGA

จากการออกแบบใน Simulink matlab และใน FPGA ทำให้ได้วงจร D Filp Flop เพื่อทำการ sampling สัญญาณบีพีเอสเค ดีมอดูเลต เพื่อทำให้ได้สัญญาณจาก analog เป็นสัญญาณดิจิตอล ซึ่ง จะนำไปทำการเปรียบเทียบเพื่อหาจำนวนบิตที่ผิดต่อไป แต่เนื่องจากการเปรียบเทียบจะทำการในเชิง ลอจิก ดังนั้นจะต้องทำให้สัญญาณข้อมูลเดิม (original data) จาก PRBS ของ FPGA กับสัญญาณบีพี เอสเค ดีมอดูเลตจากไอซีการกู้คืนสัญญาณบีพีเอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูปมีการ หน่วงเวลาที่เท่ากัน (delay time) สามารถแสดงแนวคิดดังรูปที่ 6.43



รูปที่ 6.43 การขจัด delay time ระหว่าง PRBS\_data กับ BPSK\_demodulated จากแนวคิดของรูปที่ 6.43 จะทำการยืนยันความถูกต้องด้วยการนำโครงสร้างไปจำลองใน simulink matlab โดยจะใช้ simulink matlab รูปที่ 6.40 และ6.41 มาช่วยในการจำลองรูปที่ 6.43 สามารถ ที่จะแสดงดังรูปที่ 6.44



(a) Simulink matlab ของการขจัด delay time ระหว่าง PRBS\_data กับ BPSK\_demodulate



(b) ผลการจำลอง Simulink matlab รูปที่ 6.44 (a)

รูปที่ 6.44 การจำลอง และผลการจำลอง simulink matlab ของแนวคิดรูปที่ 6.43 จากการจำลอง และผลการจำลอง Simulink matlab เพื่อขจัด delay time ระหว่างสัญญาณ PRBS\_data กับ BPSK\_demodulated เพื่อจะใช้ในการเตรียมสัญญาณสำหรับการทดสอบ bit error rate จะพบว่าสัญญาณ PRBS\_data\_for\_BER และสัญญาณBPSK\_demodulated\_for\_BER ไม่มี delay time ต่อไปจะทำการสร้างวงจรด้วยการเขียน VHDL บน FPGA ตามแนวคิดรูปที่ 6.43 และรูปที่6.44 โดยจะทำการ delay สัญญาณ S0\_out ให้มีค่า delay time กับสัญญาณ sampling BPSK\_demodulated ไม่เกินครึ่งคาบ หรือผลต่างเฟสไม่เกิน 180 องศา โดยสามารถใช้คำสั่งของ การ delay time ของสัญญาณด้วยการเขียนโค้ด S0\_delay <= S0 after 75ns; สามารถแสดงดังรูป ที่ 6.45



ร**ูปที่ 6.45** ผลการจำลอง test bench ของการ delay time ของสัญญาณ S0

จากรูปที่ 6.45 สามารถที่จะทำการ delay สัญญาณ S0 หรือสัญญาณ PRBS\_data ส่วนต่อไปจะทำ การขจัด delay time ด้วยการสร้างบล็อก processing\_delay ตามแนวคิด 6.43 ซึ่งจะใช้วงจร D Flip Flop สองวงจร และทำการ phase shift 90 องศา ของสัญญาณ clk\_data สามารถแสดงดังรูป ที่ 6.46



ร**ูปที่ 6.46** การขจัด delay time ระหว่าง PRBS\_data กับ BPSK\_demodulated ใน FPGA จากรูปที่ 6.46 เป็นการ test bench เพื่อจัดการกับสัญญาณ PRBS\_data และสัญญาณ BPSK\_demodulated ก่อนที่จะเข้าไปทำการทดสอบในระบบ BER ที่ได้ทำการออกแบบต่อไป ซึ่ง จากรูปที่ 6.46 พบว่า delay time ของทั้งสองสัญญาณคือสัญญาณ out\_process\_PRBS และ สัญญาณ out\_process\_BPSK\_demodulated มีค่าเท่ากัน ดังนั้นจะง่ายในการเปรียบเทียบระหว่าง ทั้งสองสัญญาณเพื่อหาจำนวนบิตที่ผิด หารด้วยจำนวนบิตที่ส่ง ส่วนต่อไปจะทำการเขียนโค้ตเพื่อ กำหนดจำนวนบิตที่ส่งไป โดยจะใช้วงจร counter เป็นตัวนับจำนวนบิตที่ส่งไปสามารถที่จะสร้าง วงจรนับในหัวข้อถัดไปนี้

### 6.6.1 วงจรนับจำนวนบิตของ PRBD data

สำหรับการวัดจำนวนบิตของ PRBD data จะทำการนับขอบขาขึ้นของสัญญาณพัลส์ของความถี่ อินพุทของวงจร PRBS โดยจำนวนขอบขาขึ้นก็คือเท่ากับจำนวนบิตของ PRBS data สำหรับวงจรนับ หรือวงจร counter สามารถที่จะสร้างจาก jk FlipFlop ,D Flip Flip และT FlipFlop ได้ สามารถที่ จะแสดงตัวอย่างวงจรนับที่ใช้ jk FlipFlop ดังรูปที่ 6.47



(b) timing diagram ของวงจร 4 bit up counter [6.3]

ร**ูปที่ 6.47** วงจร และtiming diagram ของ 4 bit up counter

จากแนวคิดรูปที่ 6.47 สามารถที่จะไปสร้างวงจรนับจำนวนบิตของ PRBS data โดยการนับจะนับ จำนวนสัญญาณพัลส์ของอินพุท PRBS ซึ่งสามารถที่จะกำหนดค่าจำนวนที่ต้องการในการส่งด้วย ตัวเลขจำนวนเต็มเช่นต้องการส่ง 1Gbit และเมื่อส่งครบจำนวนที่ต้องการให้หยุดทำงาน และแสดง สัญญาณไฟ Led มาที่ตัว FPGA สามารถแสดงโค้ดของ vhdl ของวงจรนับจำนวนบิตดังรูปที่6.48

VHDL ของวงจรนับจำนวนบิตของ PRBS data						
library IEEE;	process(clk)					
use IEEE.STD_LOGIC_1164.ALL;	begin					
use IEEE.STD_LOGIC_ARITH.ALL;	if rising_edge(clk) then					

use IEEE.STD_LOGIC_UNSIGNED.ALL;	clk_counter <= clk_counter + 1;				
entity counter is	if clk_counter >= 100000000				
Port (clk : in std_logic;	then				
<pre>led,reset : inout std_logic);</pre>	blinker <= not blinker;				
end entity ;	reset_count <= not reset_count;				
	clk_counter <= 100000000;				
architecture Behavioral of counter is	end if;				
signal clk_counter : natural range 0 to	end if;				
100000000 := 0;	end process;				
signal blinker : std_logic := '0';	led <= blinker;				
<pre>signal reset_count : std_logic := '0';</pre>	reset <=reset_count;				
begin	end architecture;				

รูปที่ 6.48 VHDL ของการนับจำนวนบิต PRBS data 10Gbit

สำหรับรูปที่ 6.48 สั้ญญาณ clk คือสัญญาณพัลส์ที่จะใช้สำหรับการนับโดยสัญญาณพัลส์นี้จะได้จาก อินพุทของ PRBS data และตัวแปร clk\_counter เป็นค่าคงที่สำหรับกำหนดจำนวนบิตที่จะส่งเพื่อ ทดสอบ BER ซึ่งเมื่อจำนวนสัญญาณพัลส์มีค่าเท่ากับ 10Gbit จะแสดงสัญญาณไฟ led ที่บอร์ด zybo ส่วนต่อไปจะเป็นการสร้างสัญญาณภาคส่งที่ประกอบไปด้วยสัญญาณข้อมูล PRBS และสัญญาณบีพีเอ สเคมอดูเลต และวงจรนับจำนวนบิตของ PRBS data

### 6.6.2 วงจรภาคส่ง

สำหรับสัญญาณภาคส่งจะประกอบด้วยสัญญาณข้อมูล PRBS data ,สัญญาณบีพีเอสเคมอดูเลต และ วงจรนับจำนวนบิตของสัญญาณพัลส์อินพุทของ PRBS data โดยหลักการนั้นจะกำหนดจำนวนบิตที่ จะทำการส่งด้วยการใช้วงจรนับนับจำนวนของพัลส์ของอินพุท PRBS data โดยจะทำการส่งจำนวน 1Gbit และเมื่อจำนวนได้ครบที่ 1Gbit ส่งสัญญาณ reset ไปยังวงจร PRBS และวงจรบีพีเอสเคมอ ดูเลเตอร์เพื่อหยุดการทำงานของภาคส่งไม่ให้มีสัญญาณป้อนเข้าไอซีที่ทำการทดสอบ สำหรับวงจร PRBS data ,วงจรบีพีเอสเคมอดูเลเตอร์ และวงจรนับได้ทำการออกแบบ และแสดงในหัวข้อก่อนหน้า นี้แล้วดังนั้นสามารถที่จะนำวงจรเหล่านั้นมาทำการเชื่อมต่อกันให้ได้ตามที่ต้องการสามารถ flowchart ของวงจรภาคส่งได้ดังรูปที่ 6.49 โดยจะแสดงสัญญาณ PRBS data และสัญญาณบีพีเอ สเคมอดูเลต โดยจะทำการกำหนดเงื่อนไขของจำนวนบิตด้วยค่าคงที่ count โดยจะใช้จำนวนบิต เท่ากับจำนวน count โดยถ้าจำนวนบิตยังไม่เท่าจำนวน count การทำงานจะแสดง PRBS data และ สัญญาณบีพีเอสเค มอดูเลต แต่เมื่อจำนวนบิตเท่ากับจำนวนcount ที่ 1Gbit จะส่งสัญญาณ reset ไปหยุดการทำงานของสัญญาณ PRBS data และสัญญาณบีพีเอสเค มอดูเลต ซึ่งเป็นการสิ้นสุดการ ทำงานของระบบภาคส่ง เมื่อจะทำการเปลี่ยนแปลงจำนวนบิตที่ส่งสามารถที่จะทำได้ด้วยการ เปลี่ยนแปลงค่า count ตามจำนวนบิตที่ต้องการ เมื่อได้ flowchart ที่ต้องการส่วนต่อไปจะทำการ เขียนโค้ด VHDL ใน FPGA ต่อไป



รูปที่ 6.49 flowchart การทำงานของภาคส่ง

จาก flowchart รูปที่ 6.49 สามารถที่จะนำไปเขียนลงใน VHDL เพื่อสร้างวงจรภาคส่งในการทดสอบ bit error rate ของระบบกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป โดย โค้ดของวงจร counter ,PRBS data และบีพีเอสเค มอดูเลเตอร์ ได้เขียนไว้ในหัวข้อก่อนหน้านี้แล้ว ดังนั้นจะทำการเรียกใช้ component เหล่านี้เพื่อสร้างวงจรภาคส่ง โดยจะทำการเพิ่มโค้ดของวงจร นับของรูปที่ 6.48 เข้าไปในโค้ดของวงจรรูปที่ 6.8 (b) โดยจะทำการสั่งให้ led on เมื่อครบ 1Gbit และส่งสัญญาณreset\_PRBS เข้าไปที่ reset ของ clock เพื่อให้สัญญาณ PRBS data และสัญญาณบี พีเอสเค มอดูเลเตอร์ไม่ปล่อยสัญญาณออกมา โดยสามารถดูผลการทดลองดังรูปที่ 6.50 โดยจะ port map ของ component ของ clk\_wiz\_0 เป็น reset=> reset\_PRBS,



(a) สัญญาณ PRBS data และสัญญาณบีพีเอสเค มอดูเลต ของภาคส่งก่อนจะส่งครบ 1Gbit







(c) สัญญาณ PRBS data และสัญญาณบีพีเอสเค มอดูเลต ของภาคส่งที่ส่งครบ 1Gbit



(d) จำนวนบิตที่ส่งครบ 1Gbit led on

**รูปที่ 6.50** ผลการทดสอบการนับจำนวนบิตของภาคส่ง และการทดสอบภาคส่ง

จากการเขีย<sup>้</sup>นโค้ดของวงจรนับ และทำการทดสอบพบว่าสามารถที่จะใช้ในการส่งจำนวนบิตข้อมูล ตามที่ต้องการ เพื่อที่จะได้สะดวกในการทดสอบ BER ของระบบ ส่วนต่อไปจะทำการสร้างวงจร ภาครับหรือส่วนที่ใช้สำหรับเปรียบเทียบหาบิตที่ผิดของการกู้คืนสัญญาณบีพีเอสเค โดยจะทำการ เปรียบเทียบระหว่างสัญญาณ PRBS data กับสัญญาณบีพีเอสเค ดีมอดูเลต

#### 6.6.3 วงจรภาครับ

สำหรับวงจรภาครับจะเป็นส่วนทดสอบ bit error rate (BER) ของระบบโดยจะนำสัญญาณบีพีเอสเค ดีมอดูเลตไปทำการเปรียบเทียบกับสัญญาณข้อมูล PRBS data โดยจะนำสัญญาณทั้งสองเป็นอินพุท ของวงจรลอจิก XOR ถ้าสัญญาณเหมือนกันจะให้เอาท์พุทเป็นลอจิก 0 ถ้าสัญญาณต่างกันจะให้ เอาท์พุทเป็นลอจิก 1 ดังนั้นหลักการทำงานของวงจรทดสอบ BER จะมีหลักการเริ่มจากนำสัญญาณ ทั้งสองบีพีเอสเค ดีมอดูเลต และสัญญาณข้อมูล PRBS data เข้าไปเปรียบเทียบกันด้วยวงจรลอจิก XOR ถ้าสัญญาณทั้งสองเหมือนกันจะให้เอาท์พุทเป็นลอจิก 0 แต่เมื่อสัญญาณบีพีเอสเค ดีมอดูเลตมี การหลุดล็อกทำให้เกิดการดีมอดูเลตสัญญาณข้อมูลผิดพลาดจะส่งผลให้เอาท์พุทของ XOR จะ กลายเป็น 1 และส่งส่งสัญญาณเอาท์พุทนี้ไปเข้าวงจรนับขอบขาขึ้นเพื่อนับบิตผิดพลาด และยังส่งไป ยังวงจรสวิตซ์เพื่อให้สัญญาณบีพีเอสเค ดีมอดูเลตที่จะเข้าไปเปรียบกับสัญญาณ PRBS data กลับเฟส มา 180 เพื่อคงให้สัญญาณเปรียบเทียบทั้งสองยังคงอินเฟสเหมือนเดิม โดยตามหลักการแล้วถ้า สัญญาณมีการหลุดล็อกแล้วเข้าล็อกใหม่สัญญาณบีพีเอสเคจะกลับเฟสจากเดิมไป 180 องศาเสมอ และสัญญาณบีพีเอสเค ดีมอดูเลต และสัญญาณ PRBS data นั้นจะมี delay ที่เท่ากันจากการจัดการ กับสัญญาณในรูปที่ 6.43 และ6.46 ต่อไปเป็นการแสดงแนวคิดของการทดสอบ BER ของระบบกู้คืน สัญญาณบีพีเอสเค ดีมอดูเลตอร์แสดงดังรูปที่ 6.51



(b) ผลการจำลองฟังก์ชันสำหรับการวัด BER ด้วย Simulink matlab

รูปที่ 6.51 วงจร และผลการจำลองฟังก์ชันสำหรับการวัด BER ด้วย Simulink matlab สำหรับวงจรการจำลอง และผลการจำลองของฟังก์ชันการวัด BER จะพบว่าการเปลี่ยนแปลงจาก ลอจิก 0 ไปเป็น 1 จะนับว่ามีบิตผิดพลาดหนึ่ง และการเปลี่ยนจากลอจิก 1 ไปเป็น 0 จะนับว่ามีบิต ผิดพลาดอีก 1 บิต ซึ่งสัญญาณที่กล่าวมานั้นเป็นเอาท์พุทของ XOR1 โดยจากรูปที่ 6.51(b) จะมีบิต ผิดพลาดทั้งหมด 12 บิต ตามหลักการดังนี้จะใช้สำหรับการออกแบบ และเขียนโค้ด VHDI ลงใน FPGA เพื่อใช้ในการทดสอบ BER ของระบบกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บน พื้นฐานเฟสล็อกลูป โดยจะเริ่มจากการออกแบบ และจำลองด้วย test bench สำหรับการออกแบบ จะใช้สัญญาณ PRBS\_data เป็นสัญญาณข้อมูลอ้างอิง และนำสัญญาณ PRBS\_data ไปโอเปอร์เรต ด้วยลอจิก AND กับสัญญาณ error\_bit เอาท์พุทของลอจิก AND จะเป็นสัญญาณ BPSK\_demod การทำแบบนี้เพื่อสร้างสัญญาณ BPSK\_demod ที่มีบิตที่ผิดพลาดเมื่อเปรียบเทียบกับสัญญาณ PRBS\_data นำสัญญาณ PRBS\_data และสัญญาณ BPSK\_demod โอเปอร์เรตด้วยลอจิก XOR ซึ่ง เอาท์พุทของลอจิก XOR จะเป็นจำนวนบิตที่ผิดพลาดของการเปรียบเทียบสัญญาณทั้งสอง สามารถที่ จะแสดงโค้ด VHDL ของการจำลอง test benchดังรูปที่ 6.52



ร**ูปที่ 6.52** การจำลอง และผลการจำลอง test Bench การcheck\_bit\_error ของสัญญาณ PRBS\_data กับสัญญาณ BPSK\_demod

จากรูปที่ 6.52 สัญญาณข้อมูล PRBS\_data และสัญญาณบีพีเอสเค ดีมอดูเลต มีจำนวนบิตที่ผิดพลาด อยู่สองบิต ซึ่งจะใช้การนับบิตผิดพลาดด้วยการนับขอบขาขึ้นของสัญญาณเอาท์พุทของ XOR แต่ อย่างไรก็ตามการทดสอบแบบนี้ยังไม่ใช้สัญญาณที่ถูกต้องของการกู้คืนสัญญาณบีพีเอสเค ดีมอดูเลต เนื่องจากเมื่อมีการดีมอดูเลตผิดพลาดระบบจะต้องทำการเข้าล็อกใหม่ซึ่งจะส่งผลให้สัญญาณบีพีเอส เค มอดูเลตมีการกลับเฟสไป 180 องศา ดังนั้นสัญญาณเอาท์พุทของ XOR จะมีลักษณะที่เปลี่ยนไป จากรูปที่ 6.52(b) ดังนั้นการนับจำนวนบิตผิดไม่สามารถที่จะใช้การนับเพียงขอบขาขึ้นเพียงอย่างเดียว จะต้องนับขอบขาลงด้วยสามารถที่จะแสดงการจำลองด้วย test bench ของสัญญาณบีพีเอสเคที่ เกิดขึ้นในระบบจริงๆดังรูปที่ 6.53



รูปที่ 6.53 การจำลอง และผลการจำลอง test Bench การcheck\_bit\_error ของสัญญาณ PRBS\_data กับสัญญาณ BPSK\_demod ที่เหมือนกับสัญญาณจริงมีการหลุดล็อก และเข้าล็อก จากรูปที่ 6.53(b) จะพบว่าสัญญาณ BPSK\_demod\_real เมื่อมีการหลุดล็อกส่งผลให้การกู้คืน สัญญาณข้อมูลผิดพลาดจะส่งผลให้เอาท์พุทของ XOR มีการเปลี่ยนแปลงจากค่าก่อนหน้า ซึ่งนับเป็น หนึ่งบิต และสัญญาณ BPSK\_demod\_real เมื่อเข้าล็อกใหม่จะมีการเปลี่ยนแปลงจากค่าก่อนหน้า ซึ่งนับเป็น หนึ่งบิต และสัญญาณ BPSK\_demod\_real เมื่อเข้าล็อกใหม่จะมีการเปลี่ยนแปลงจากลอจิก 0 ไป เป็นลอจิก 1 นับเป็นบิตผิดหนึ่งบิต และจะนับขอบขาขึ้นคือการเปลี่ยนแปลงจากลอจิก 0 ไป เป็นลอจิก 1 นับเป็นบิตผิดสหนึ่งบิต แต่เนื่องจากเพื่อความสะดวกจะต้องสร้างฟังก์ชันสำหรับการสร้าง xor\_check\_bit\_count เพื่อที่วงจร counter จะนับเฉพาะขอบขาขึ้น (rising edge) โดยจะมี clk และสัญญาณที่ควบคุม CE เมื่อมีค่า CE =1 จะนับ 1 แต่ถ้า CE =0 จะคงค่าเดิม ซึ่งเอาท์พุทจะเป็น y สามารถแสดงวงจรนับของสัญญาณ PRBS\_data xor BPSK\_demod\_real ดังรูปที่ 6.54

Name	Value	0 us    us    2 us    3 us    4 us
🖓 clk1	1	
1/2 PRBS_data	1	
🖫 BPSK_demod_real	1	
🖏 xor_check_bit_ber	0	
⅓ xor_check_bit_count	0	
ीa count_out	4	

รูปที่ 6.54 โค้ดของการสร้างวงจรนับจำนวนบิตผิด และการจำลอง test bench

ส่วนต่อไปจะสร้างวงจรหารความถี่เพื่อนำจำนวนบิตที่ผิดไปหารกับความถี่อ้างอิง เพื่อที่จะแสดง ความถี่เอาท์พุทออกมาด้านนอกเพื่อจะได้รู้จำนวนบิตที่ผิดพลาด โดยจะนำค่าของ count\_out ในรูป ที่ 6.54 มาเป็นค่าคงที่สำหรับการหาร โดยจำนวนบิตที่ผิดพลาดจะเท่ากับความถี่อ้างอิงหารด้วย ความถี่เอาท์พุท โดยวงจรหารจะต้องสามารถที่จะใช้ได้ทั้งค่าที่เป็นเลขคู่ และเป็นเลขคี่ สามารถแสดง ดังรูปที่ 6.55



รูปที่ 6.55 โค้ดของการสร้างวงจรหารความถี่ของจำนวนบิตผิด และการจำลอง test bench ในส่วนนี้ได้วงจรสำหรับการทดสอบหาค่า BER ของระบบกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูป เดียว บนพื้นฐานเฟสล็อกลูป ซึ่งต่อไปจะนำวงจรที่ได้จากกการจำลอง test bench ไปทำการเขียน โค้ดสำหรับลงบนบอร์ดเพื่อใช้สำหรับการทดสอบจริงๆในส่วนนี้จะคล้ายกับหัวข้อก่อนหน้าเพียงแค่ กำหนดอินพุท และเอาท์พุทของบอร์ด zybo ซึ่งส่วนนี้จะไม่แสดงเนื่องจากเป็นเพียงการกำหนด อินพุท และเอาท์พุท และรัน bitsteam เพื่อลงโค้ดที่เขียนบนบอร์ด FPGA ส่วนต่อไปจะเป็นการ เริ่มทำการทดสอบ BER โดยจะเริ่มจากการสร้างวงจรสำหรับการรวมสัญญาณบีพีเอสเค มอดูเลต กับ สัญญาณรบกวนที่จะมาทดสอบเข้าด้วยกันด้วยการต่อตัวต้านทานสองตัวและป้อนสัญญาณทั้งสอง พร้อมกัน สำหรับการทดสอบจะอ้างอิงตามมาตรฐานของการวัดทั่วไป โดยจะหาค่า SNR ของ สัญญาณทดสอบสามารถที่จะแสดงขั้นตอนในหัวข้อที่ 6.6.4

## 6.6.4 การทดสอบ Bit Error Rate (BER) ของระบบกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูป เดียว บนพื้นฐานเฟสล็อกลูป

เริ่มจากการสร้างสัญญาณ<sup>์</sup>ทดสอบซึ่งจะเป็นสัญญาณบีพีเอสเค มอดูเลตรวมกับสัญญาณรบกวน สามารถที่จะทำได้ด้วยการใช้ตัวต้านทานสองตัวที่มีค่าเท่ากันมาต่อร่วมกันเพื่อที่จะรวมสัญญาณทั้ง สองเข้าด้วยกัน โดยค่าพารามิเตอร์ที่ใช้นั้นมค่าความต้านทาน 1kohm และสัญญาณทั้งสองจะ ลดทอนลงไปครึ่งหนึ่งของสัญญาณเดิม ซึ่งสัญญาณบีพีเอสเค มอดุเลต จาก FPGA จะมีค่าประมาณ 3.3 V<sub>pk-pk</sub> ดังนั้นลดทอนลงไปครึ่งหนึ่งก็เหลือ 1.65 V<sub>pk-pk</sub> และสัญญาณรบกวนจะป้อนจาก Keysight EDUX1002G สามารถแสดงวงจรของการรวมสัญญาณ และสัญญาณที่เกิดขึ้นดังรูปที่ 6.56



(a) วงจรที่ใช้สำหรับการรวมสัญญาณบีพีเอสเค มอดูเลต และสัญญาณรบกวน



(b) สัญญาณที่เกิดจากการรวมสัญญาณบีพีเอสเค มอดูเลต และสัญญาณรบกวนที่มีขนาดเล็ก



(c) สัญญาณที่เกิดจากการรวมสัญญาณบีพีเอสเค มอดูเลต และสัญญาณรบกวนที่มีขนาดใหญ่

รูปที่ 6.56 วงจร และสัญญาณของการรวมสัญญาณบีพีเอสเค มอดูเลต และสัญญาณรบกวน จากรูปที่ 6.56 จะพบว่าสัญญาณบีพีเอสเค มอดูเลต และสัญญาณรบกวนสามารถที่จะรวมกันได้จริง และเมื่อสัญญาณรบกวนมีขนาดเล็กจะพบว่าสัญญาณสีเขียวจะคล้ายกับสัญญาณบีพีเอสเค มอดูเลต แบบดั้งเดิม แต่เมื่อสัญญาณรบกวนมีขนาดใหญ่จะพบว่าสัญญาณสีเขียวจะมีลักษณะที่เพี้ยนไปจาก สัญญาณบีพีเอสเค มอดูเลต แบบดั้งเดิม ดังนั้นการทดสอบจะต้องมีการกำหนดอัตราส่วนระหว่าง สัญญาณข้อมูลนั้นคือสัญญาณบีพีเอสเค มอดูเลต และสัญญาณรบกวน โดยอัตราส่วนนี้จะเรียกว่า signal to noise ratio (SNR) โดยสามารถที่จะหาค่า SNR จากสมการดังที่(6.10)

$$SNR_{dB} = 10\log_{10} \frac{P_{signal}}{P_{noise}}$$
(6.10)

จากสมการที่ (6.10) สามารถนำไปใช้สำหรับการหา SNR ตามมาตรฐานที่วัดกันโดยทั่วไป ซึ่งต่อไปจะ เป็นการวัด BER ที่อัตราการส่งข้อมูลค่าต่างๆที่สามารถดีมอดูเลตได้ และแต่ละค่าอัตราการส่งข้อมูล จะป้อน SNR ค่าต่างๆเช่นจาก 7-16dB และทำการทดสอบ BER แบบไม่มีสัญญาณรบกวนที่อัตราการ ส่งข้อมูลต่างๆเพื่อดูค่า BER สามารถแสดงการทดสอบ BER ของระบบกู้คืนสัญญาณบีพีเอสเค แบบ เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูปแสดงดังรูปที่6.57



(a) ระบบการทดสอบ BER ของ chip MEASURE Tek M Pos: -124.0ns Stop CH2 Freq 23MH CH3 Freq 2.503MHz CH4 Freq 10.01MHz CH4 Pk-Pk 6.00V CH2 1.00V M 250ns 28-Jul-21 15:20 CH3 5.00V CH4 5.00V TDS 2024B - 2:56:30 PM 7/28/2021

(b) สัญญาณทดสอบ และผลของการทดสอบ BER ที่ไม่มีบิตผิด



(c) สัญญาณทดสอบ และผลของการทดสอบ BER ที่มีบิตผิด 2 บิต



(d) ผลการทดสอบ BER ที่อัตราการส่งข้อมูลค่าต่างๆ และ SNRที่ช่วง 7dB ถึง 16dB





จากการทดสอบ BER รูปที่ 6.57 เป็นประสิทธิภาพอย่างหนึ่งที่สนใจของการทำงานของระบบกู้คืน สัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป สำหรับการทดสอบพบว่าที่อัตรา การส่งข้อมูล20Mbit/s หรือ 1/3 ของสัญญาณคลื่นพาห์ 60 MHz ผลของ BER มีค่ามากกว่าที่อัตรา การส่งข้อมูล 10Mbit/s เกือบ 80 เท่า โดยจากความเข้าใจในการทำงานของระบบสามารถที่จะทำ การอธิบายดังนี้

(I) เริ่มจากการพิจารณาที่ความถี่คลื่นพาห์ 60 MHz จำนวน clock ของเอาท์พุทของวงจร positiveedge-triggered RSFF (Vy) ที่อัตราการส่งข้อมูล 10 Mbit/s จะมีทั้งหมด 6 clock ที่จะนำไปเฉลี่ย เป็น Data Symbol 0 หรือ 1 ขึ้นอยู่กับผลต่างเฟสระหว่างสัญญาณบีพีเอสเคมอดูเลต และสัญญาณ เอาท์พุท VCO โดยในทางปฏิบัตแล้วเมื่อสัญญาณคลื่นพาห์มีการเปลี่ยนเฟสจาก 0 ไป 180 องศา หรือจาก 180 ไป 0 องศา สัญญาณความถี่ของ VCO จะต้องหลุดล็อกนั้นคือมีความถี่ไม่เท่ากับ สัญญาณคลื่นพาห์ หรือเรียกว่าช่วง transient response ซึ่งช่วงนี้เอาท์พุทของ Vy จะมีค่า Duty cycle ที่แตกต่างไปจากเดิม จนกระทั่งกลับมาล็อกใหม่จึงได้ค่า Duty cycle เป็นไปตามหลักการที่ กล่าวมาในบทที่ 3 ดังนั้นเมื่อ Vy มีจำนวน 6 clock โอกาสที่จะเฉลี่ยและได้ Data Symbol 0 หรือ 1 ที่ถูกต้องได้มากกว่ากรณีที่อัตราการส่งข้อมูล 20 Mbit/s ที่ Vy มีจำนวน 3 clock โดยในการทดสอบ ได้ใช้การออกแบบของวงจรกรองสัญญาณความถี่ค่าเดียวกันทุกๆอัตราการส่งข้อมูล จากปัญหานี้ อาจจะแก้ด้วยการออกแบบวงจรกรองสัญญาณควาถี่ต่ำผ่านของแต่ละอัตราส่งข้อมูลที่ต่างกัน เพื่อที่จะให้ที่อัตราการส่งข้อมูลสูงมีค่าเวลาในการเข้าล็อกที่ต่ำๆ แต่อย่างไรก็ตามจะต้องมีการ Trade-off กับพารามิเตอร์อื่นๆด้วย

(II) พิจารณาที่แรงดันอินพุทของ VCO (VCO<sub>in</sub>) เมื่อความถี่คลื่นพาห์ 60 MHz และอัตราการส่งข้อมูล 20Mbit/s โดยพบว่าการเปลี่ยนแปลงจาก Data Symbol 0 ไปเป็น Data Symbol 1 นั้นมีเวลาน้อย ที่สุดเพียง 50µs ซึ่งอาจจะไม่เพียงพอให้ VCO<sub>in</sub> เข้าสู่สถานล็อกของลูปจึงเป็นสาเหตุที่ส่งผลให้เกิด ข้อผิดพลาดหรือ bit errorที่เพิ่มขึ้นนั้นเอง ส่วนที่อัตราส่งข้อมูล 10Mbit/s จะมีเวลาน้อยที่สุด 100µs หรือสองเท่าของเวลาที่อัตราส่งข้อมูล 20Mbit/s ดังนั้นโอกาสที่จะเกิด bit error นั้นน้อยกว่า โดย จากการพิจารณาทั้งสองหัวข้อที่กล่าวมาสามารถแสดงดังรูปที่ 5.58



(a) dynamic ของระบบบีพีเอสเคดีมอดูเลเตอร์ที่ความถี่คลื่นพาห์ 60 MHz และอัตราการส่งข้อมูล 20 Mbit/s





**รูปที่ 6.58** dynamic ของระบบบีพีเอสเคดีมอดูเลเตอร์ ที่อัตราการส่งข้อมูล 10 Mbit/s และ 20 Mbit/s ที่ส่งผลต่อ BER ที่เกิดขึ้นในกราฟรูปที่ 6.57

#### 6.7 การออกแบบ และกระบวนการทดสอบคิวพีเอสเคดีมอดูเลเตอร์

สำหรับการทดสอบคิวพีเอสเคดีมอดูเลเตอร์ จะต้องสร้างสัญญาณคิวพีเอสเค มอดูเลตจาก FPGA เพื่อ ป้อนเข้าไปในไอซีของระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป โดยจะพัฒนามาจากสัญญาณบีพีเอสเค มอดูเลต ด้วยการเพิ่มข้อมูลให้มี S0 และS1 และวงจร มัลติเพล็กซ์เซอร์ 4:1 และสัญญาณอินพุทของวงจรมัลติเพล็กซ์เซอร์จะเป็นสัญญาณคลื่นพาห์ที่มีเฟส 0, 90, 180 และ270 องศา และสัญญาณข้อมูล S0 และS1 จะเป็นส่วน select ของวงจรมัลติเพล็กซ์ เซอร์ โดยจะเริ่มจากการเขียน VHDL เพื่อสร้างสัญญาณคิวพีเอสเค มอดูเลต

### 6.7.1 การออกแบบ และกระบวนการทดสอบคิวพีเอสเคมอดูเลเตอร์ด้วย FPGA บอร์ด Zybo

### 6.7.1.1 การสร้างสัญญาณนาฬิกา

สำหรับการสร้างสัญญาณนาฬิกาจากบอร์ด zybo จะมีวิธีการเหมือนกับหัวข้อที่ 6.3.1 เพียงแต่จะเพิ่ม สัญญาณนาฬิกาที่มีเฟสต่างกันนจาก 2 เฟส ไปเป็น 4 เฟส เพื่อเป็นสัญญาณคลื่นพาห์ให้กับสัญญาณ คิวพีเอสเค มอดูเลต สำหรับการสร้างก็จะเลือก IP catalog ที่มีวงจร PLL ในบอร์ด Zybo z7 ตามรูป ที่ 6.1(a) แต่เอาท์พุทจะมีทั้งหมด 5 เอาท์พุทประกอบด้วย 4 เอสท์พุทเป็นสัญญาณคลื่นพาห์ และอีก หนึ่งเอาท์พุทเป็นสัญญาณนาฬิกาของวงจร PRBS เพื่อสร้างสัญญาณข้อมูลแบบแรนดอมบิตสามารถ แสดงดังรูปที่ 6.59

Com	Component Name clk_wiz_0								
Board Clocking Options Output Clocks Port Renaming MMCM Settings Summary									
The	The phase is calculated relative to the active input clock.								
0.	utput Clock	Dort Name	Output Freq (MHz)		Phase (degrees)		Duty Cycle (%)		
0	ILPUT CIOCK	Port Name	Requested	Actual	Requested	Actual	Requested	Actual	
1	clk_out1	clk_out1	61 🚫	60.938	0	0.000	50.000	50.0	
1	clk_out2	clk_out2	61 🚫	60.938	90 🛞	90.000	50.000	50.0	
1	clk_out3	clk_out3	61 🚫	60.938	180	180.000	50.000	50.0	
1	clk_out4	clk_out4	61 🚫	60.938	270	270.000	50.000	50.0	
1	clk_out5	clk_out5	5 🚫	4.995	0	0.000	50.000	50.0	

**รูปที่ 6.59** วิธีการตั้งค่าพารามิเตอร์ของ Clocking Wizard ของคิวพีเอสเค มอดูเลเตอร์ จากรูปที่ 6.59 clk\_out1-clk\_out4 เป็นสัญญาณนาฬิกาของสัญญาณคลื่นพาห์ และclk\_out5 เป็น สัญญาณนาฬิกาของอินพุทของวงจร PRBS ส่วนต่อไปจะสร้างวงจรมัลติเพล็กซ์เซอร์ 4:1

### 6.7.1.2 วงจรดิจิตอลมัลติเพล็กซ์เซอร์ (Mux 4:1)

วงจรเลือกข้อมูลที่มีเพียงเอาท์พุทเดียว และมีสี่อินพุท ทำหน้าเลือกสัญญาณอินพุทมาเพียงค่าเดียว มายังเอาท์พุท ในที่นี้วงจร Mux4:1 จะเป็นวงจรในการทำวงจรมอดูเลเตอร์บีพีเอสเค สำหรับวงจร ดิจิตอลมัลติเพล็กซ์ สามารถแสดงดังรูปที่ 6.60



ร**ูปที่ 6.60** วงจร Mux4:1ของวงจรมัลติเพล็กซ์เซอร์

จากโค้ด VHDL ของรูปที่ 6.60 สัญญาณคลื่นพาห์ของทั้งสี่เฟส เป็นอินพุทคือตัวแปร A, B, C และD และสัญญาณPRBS จะต้องมีสองสัญญาณเพื่อตัวเลือกนั้นคือสัญญาณ Sel0 และSel1 และเอาท์พุทจะ เป็นสัญญาณคิวพีเอสเค มอดูเลตนั้นคือตัวแปร Z โดยสัญญาณ Sel0 และSel1 มาจากวงจรPRBS โดย ให้Sel0 <= data\_test\_S0 และSel1 <= data\_test\_S1 ซึ่งสัญญาณทั้งสองสามารถดูโค้ดจากรูปที่ 6.5(b) และสามารถที่จะทำการทดสอบผลของโค้ดสำหรับคิวพีเอสเค มอดูเลเตอร์ดังรูปที่ 6.61



(a) ผลของสัญญาณข้อมูล S0, S1 และคิวพีเอสเค มอดูเลต



#### (b) ผลของสัญญาณข้อมูล S0, S1 และคิวพีเอสเค มอดูเลต



(c) สเปกตรัมของสัญญาณคิวพีเอสเค มอดูเลต รูปที่ 6.60 ผลของสัญญาณคิวพีเอสเค มอดูเลต

จากรูปที่ 6.61 สามารถที่จะสร้างสัญญาณคิวพีเอสเค มอดูเลต ได้จาก FPGA ต่อไปจะทำการทดสอบ ระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป โดยการออกแบบจะ คล้ายกับหัวข้อที่ 6.5.5 เพียงลูปเกนของวงจร K<sub>PC</sub> จะมีค่ามากกว่าสองเท่าของระบบบีพีเอสเค สามารถแสดงขั้นตอนการออกแบบเสถียรภาพของระบบในหัวข้อที่ 6.7.2

### 6.8 การออกแบบและทดสอบระบบกู้คืนสัญญาณคิวพีเอสเค บนโครงสร้างบีพีเอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป

การทดสอบระบบกู้คืนสัญญาณคิวพีเอสเค ดีมอดูเลเตอร์ ด้วยการป้อนสัญญาณคิวพีเอสเค มอดูเลต เข้าไประบบกู้คืนสัญญาณคิวพีเอสเคจะต้องมีการปรับเปลี่ยนวงจรกรองสัญญาณความถี่ต่ำผ่านหลัง เอาท์พุท RSFF เพื่อที่จะได้อัตราการส่งข้อมูลตามต้องการ ดังนั้นการออกแบบเสถียรภาพของระบบ จะต้องคำนึงถึงวงจรกรองสัญญาณความถี่ต่ำผ่านนี้ การออกแบบต้องการอัตราการส่งข้อมูล 5Msybols/s ที่สัญญาณคลื่นพาห์ 60MHz และค่าพารามิเตอร์  $K_d = 1.78/2\pi$  V/rad,  $K_{pc} = 2$ ,  $K_{vco} = 1.2 \times 10^9$  rad/s/V โดยค่าพารามิเตอร์  $K_{pc} = 2$  เป็นค่าคงที่สมมติเพื่อให้สะดวกในการ ออกแบบเสถียรภาพสามารถแสดงดังที่ (6.11) และแสดงการพล็อตของโบดดังรูปที่ 6.62

$$G_{OL}(s) = \frac{1.902 \times 10^{-8} s^2 + 24.04 s + 3.396 \times 10^8}{5.312 \times 10^{-14} s^3 + 3.336 \times 10^{-6} s^2 + s}$$
(6.11)



รูปที่ 6.61 การพล็อตโบดฟังก์ชันถ่ายโอนระบบเปิดของสมการที่ (6.11)

จากการพล็อตโบดรูปที่ 6.62 จะมีเฟสมาร์จินอยู่ที่ 30.2 และมีความถี่ธรรมชาติ  $\omega_n = 1.13 \times 10^7$ และแดมปั้งแฟกเตอร์  $\zeta$ =0.5 ต่อไปจะทำการหาค่าพารามิเตอร์ตัวต้านทาน และตัวเก็บประจุจาก  $\tau$  ที่ ได้ออกแบบในขั้นตอนที่ 1-3 เริ่มคำนวณจาก  $\tau_1$ = $R_bC_2$  และ  $\tau_2$ = $R_3C_2$  โดยกำหนดค่าพารามิเตอร์ ตัวเก็บประจุ  $C_2$ =0.11nF ดังนั้นค่าพารามิเตอร์  $R_b$ =3.32×10<sup>-6</sup>/0.11×10<sup>-9</sup>=30k $\Omega$  และค่าพารามิเตอร์  $R_3$ =70×10<sup>-6</sup>/0.11×10<sup>-9</sup>=635 $\Omega$  และต่อไปจะทำการกำหนดค่าพารามิเตอร์ตัวเก็บประจุ  $C_1$ =1.4pF ดัง นั้น ค่าพารามิเตอร์  $R_1$ =16×10<sup>-9</sup>/1.4×10<sup>-12</sup>=10k $\Omega$  และค่าพารามิเตอร์  $R_2$ =0.8×10<sup>-9</sup>/1.4×10<sup>-12</sup>=574 $\Omega$  นำค่าพารามิเตอร์ตัวต้านทาน และตัวเก็บประจุที่ได้จากการคำนวณ ไปต่อลงบนบอร์ดทดสอบไอซีเพื่อตรวจสอบผลการทดสอบสามารถแสดงดังรูปที่ 6.63



(a) ผลการทดสอบระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป



(b) ผลการทดสอบระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป แบบขนาด time base100ns

ร**ูปที่ 6.62** ผลการทดสอบระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อก ลูป ที่อัตราการส่งข้อมูล 5symbols/s คลื่นพาห์ 62MHz

จากการทดลองรูปที่ 6.63 วงจรกรองสัญญาณความถี่ต่ำผ่านหลังเอาท์พุทวงจร RSFF ที่ได้ใช้ในการ ทดสอบจริงคือ  $R_1$ =7.5k $\Omega$ ,  $R_2$ =200 $\Omega$ ,  $C_1$ =1.4pFและวงจรกรองสัญญาณความถี่ต่ำผ่านก่อนเข้า VCO<sub>in</sub> ที่ได้ใช้ในการทดสอบจริง  $R_b$ =33k $\Omega$ ,  $R_3$ =2k $\Omega$ ,  $C_2$ =0.11nF จากผลการทดสอบพบระบบ ระบบกู้คืนสัญญาณคิวพีเอสเคเฟสเดียวลูปเดียวโครงสร้างรูปที่ 6.64 ที่ความถี่คลื่นพาห์ 62MHz และ อัตราการส่งข้อมูล 5Msymbol/s สามารถทำงานได้ ต่อไปจะทำการทดสอบช่วงความถี่ล็อก ( $\omega_L$ ) และการทดสอบค่าความคลาดเคลื่อนที่เกิดขึ้นได้จากกระแสไบอัสของ phase controller ที่เรียกว่า 1-bit sub-ranging/re-scaling และขั้นตอนการออกแบบวงจรกรองสัญญาณความถี่ต่ำผ่านเพื่อได้ อัตราการส่งข้อมูลที่สูงขึ้น สุดท้ายประสิทธิภาพด้านต่างๆและการทำงานได้ในค่าความคลาดเคลื่อน ของพารามิเตอร์ที่เกี่ยวข้อง



**รูปที่ 6.63** schematic สำหรับทดสอบระบบเฟสล็อกลูปบนโครงสร้างระบบกู้คืนสัญญาณคิวพีเอสเค เฟสเดียว ลูปเดียว

จากรูปที่ 6.64 เป็นโครงสร้างระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล์ อกลูป ซึ่งจากการทดสอบด้วยค่าพารามิเตอร์ตัวต้านทาน และตัวเก็บประจุที่ได้ออกแบบไว้สามารถ เป็นแนวทางในการช่วยทดสอบระบบ โดยค่าพารามิเตอร์ที่ใช้จริงอาจจะคลาดเคลื่อนจากที่ออกแบบ ส่วนต่อไปจะเป็นการทดสอบช่วงความถี่ล็อกที่ระบบสามารถที่จะกู้คืนสัญญาณคิวพีเอสเค

6.8.1 การทดสอบช่วงความถี่ล็อกของระบบกู้คืนสัญญาณคิวพีเอสเค บนโครงสร้างคิวพีเอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป

สำหรับการทัดสอบจะทำการเปลี่ยนแปลงความถี่คลื่นพาห์ของสัญญาณคิวพีเอสเค มอดูเลต เพื่อดูว่า ระบบสามารถที่จะทำการกู้คืนสัญญาณข้อมูลออกมาได้อย่างถูกต้องที่ความถี่คลื่นพาห์ค่าเท่าไรบ้าง โดยการทดสอบจะยังใช้ค่าพารามิเตอร์ตัวต้านทาน และตัวเก็บประจุ วงจรกรองสัญญาณความถี่ต่ำ ผ่านหลังเอาท์พุทวงจร RSFF ที่ได้ใช้ในการทดสอบจริงคือ  $R_1=7.5k\Omega$ ,  $R_2=200\Omega$ ,  $C_1=1.4pF$ และ วงจรกรองสัญญาณความถี่ต่ำผ่านก่อนเข้า VCO<sub>in</sub> ที่ได้ใช้ในการทดสอบจริง  $R_b=33k\Omega$ ,  $R_3=2k\Omega$ ,  $C_2=0.11nF$  สามารถแสดงผลการทดสอบช่วงความถี่ล็อกของระบบกู้คืนสัญญาณคิวพีเอส แบบเฟส เดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูปดังรูปที่ 6.65



(a) ผลการทดสอบที่ความถี่คลื่นพาห์ 61MHz และอัตราการส่งข้อมูล 5Msymbols/s



(b) ผลการทดสอบรูปที่ 6.65(a) ที่ time base 100ns



(c) ผลการทดสอบที่ความถี่คลื่นพาห์ 63MHz และอัตราการส่งข้อมูล 5Msymbols/s



(d) ผลการทดสอบรูปที่ 6.64(c) ที่ time base 100ns

**รูปที่ 6.64** ผลการทดสอบช่วงความถี่ล็อกของระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป

จากการทดสอบช่วงความถี่ล็อกของระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บน พื้นฐานเฟสล็อกลูป พบว่าระบบสามารถที่จะกู้คืนสัญญาณคิวพีเอสได้สัญญาณข้อมูลที่ถูกต้อง ที่ช่วง ความถี่คลื่นพาห์ 61-63MHz โดยเป็นการทดสอบที่อัตราการส่งข้อมูล 5Msymbols/s ต่อไปจะเป็น การเพิ่มอัตราการส่งข้อมูลเพื่อดูว่าระบบสามารถที่จะกู้คืนสัญญาณข้อมูลจากสัญญาณคิวพีเอสเค มอ ดูเลตที่อัตราการส่งข้อมูลค่าเท่าไร และอัตราส่งข้อมูลสูงสุดเท่าไร โดยสามารถดูค่าพารามิเตอร์ของ วงจรกรองสัญญาณความถี่ต่ำผ่าน, กระแสไบอัสของการปรับระดับแรงดันของวงจร 1-bit subranging/re-scaling ของสเตจหนึ่ง และสเตจสอง และไบอัสแรงดันอ้างอิงของวงจรเปรียบเทียบ แรงดัน โดยสามารถแสดงตาราง6-4ค่าพารามิเตอร์ในระบบกู้คืนสัญญาณคิวพีเอสเค ดังรูปที่ 6.66

พารามิเตอร์	ค่าพารามิเตอร์	พารามิเตอร์	ค่าพารามิเตอร์	
R1	2kΩ	Vref <sub>comp0</sub>	0.905V	
R2	200Ω	Rbias <sub>comp</sub>	6.4kΩ	
C1	C1 1.4pF		75kΩ	
Rb0	25k Ω	Rdown0	72kΩ	
R3	25kΩ	Rbiasout0	56 kΩ	
C2	0.11nF	Rdown1	56kΩ	
Rb1 20k Ω		Rup1	54kΩ	



ร**ูปที่ 6.65** พารามิเตอร์ตัวต้านทาน และตัวเก็บประจุของวงจรกู้คืนสัญญาณคิวพีเอสเค เฟสเดียว ลูป เดียว บนพื้นฐานเฟสล็อกลูปที่อัตราการส่งข้อมูล 5, 10 และ12Msymbols/s และความถี่คลื่นพาห์ 61MHz

ต่อไปจะทำการออกแบบเพื่อเปลี่ยนอัตราการส่งข้อมูลให้มีค่าสูงขึ้น โดยอัตราการส่งข้อมูลที่จะทำการ ทดสอบจะมีค่า 5Msymbols/s , 10Msymbols/s และ12Msymbols/s ที่ความถี่คลื่นพาห์ 61MHz สำหรับการทดสอบจะทำการเปลี่ยนเฉพาะวงจรกรองสัญญาณความถี่ต่ำผ่านหลัง positive edge triggered RSFF และวงจรกรองสัญญาณความถี่ต่ำผ่านก่อนเข้า VCO<sub>in</sub> โดยการออกแบบจะลด bw ของวงจรกรองสัญญาณความถี่ต่ำผ่านหลัง positive edge triggered RSFF และปรับเปลี่ยนวงจร กรองสัญญาณความถี่ต่ำผ่านก่อนเข้าวงจร VCO<sub>in</sub> เพื่อให้เฟสมาร์จินของระบบยังคงเหมือนเดิม สามารถแสดงผลการทดสอบดังรูปที่ 6.67



(a) ผลการทดสอบวงจรกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป ที่ ความถี่คลื่นพาห์ 61MHz และอัตราการส่งข้อมูลที่ 5Msymbols/s



**(b)** ผลการทดสอบรูปที่ 6.66(a) ที่ time base 100ns





(a) ผลการทดสอบวงจรกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป ที่ ความถี่คลื่นพาห์ 61MHz และอัตราการส่งข้อมูลที่ 10Msymbols/s



(b) ผลการทดสอบรูปที่ 6.67(a) ที่ time base 100ns

**รูปที่ 6.67** ผลการทดสอบวงจรกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อก ลูป ที่ความถี่คลื่นพาห์ 61MHz และอัตราการส่งข้อมูลที่ 10Msymbols/s









**รูปที่ 6.68** ผลการทดสอบวงจรกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อก ลูป ที่ความถี่คลื่นพาห์ 61MHz และอัตราการส่งข้อมูลที่ 12Msymbols/s

จากรูปที่ 6.67-6.69 เป็นผลการทดสอบที่ความถี่คลื่นพาห์ 61MHz และอัตราการส่งข้อมูล 5, 10 และ12Msymbols/s ส่วนต่อไปจะไปการออกแบบระบบการทดสอบ Bit Error Rate (BER) ของ ระบบการกู้คืนสัญญาณคิวพีเอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป โดยจะทำการออกแบบ ด้วย FPGA

### 6.8.2 การทดสอบ Bit Error Rate (BER) ของระบบกู้คืนสัญญาณคิวพีเอสเค เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป

จากการทดสอบ BER ของระบบกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อก ลูป ด้วยการเขียน VHDL ลงบนบอร์ด FPGA โดยการทดสอบ BER ของระบบกู้คืนสัญญาณคิวพีเอส เค จะพัฒนามาจากระบบกู้คืนสัญญาณบีพีเอสเค เนื่องจากระบบคิวพีเอสเค ประกอบด้วยสัญญาณ ข้อมูลบิต S<sub>0</sub> และสัญญาณข้อมูลบิต S<sub>1</sub> และสัญญาณกู้คืนสัญญาณคิวพีเอสเค จะประกอบด้วย สัญญาณกู้คืนข้อมูล S<sub>0</sub>\_demod และสัญญาณกู้คืนข้อมูล S<sub>1</sub>\_demod ดังนั้นจะต้องมีการ เปรียบเทียบระหว่าง S<sub>0</sub> และ S<sub>0</sub>\_demod และ S<sub>1</sub> และ S<sub>1</sub>\_demod ซึ่งการเปรียบเทียบจะใช้โค้ด VHDL มาจากหัวข้อที่ 6.6.3 มาประยุกต์ใช้สามารถแสดงแนวคิดของการทดสอบ BER ของระบบกู้คืน สัญญาณคิวพีเอสเคดังรูปที่ 6.70



**รูปที่ 6.70** แนวคิดสำหรับการทดสอบ BER ของระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูป เดียว บนพื้นฐานเฟสล์อกลูป

จากแนวคิดรูปที่ 6.70 นำมาเขียน VHDL เพื่อสร้างวงจรตามแนวคิดรูปที่ 6.70 โดยจะนำโค้ดในหัวข้อ ที่ 6.6.3 มาประยุกต์ใช้ และเพิ่ม or gate เข้าไปโดยจะทำการจำลองด้วย test bench เพื่อตรวจสอบ ฟังก์ชันการทำงานได้ตามต้องการแสดงดังรูปที่ 6.71



**รูปที่ 6.69** การจำลองและผลการจำลองฟังก์ชันของแนวคิด BER ของระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป

จากโค้ด VHDL ที่ได้จำลองรูปที่ 6.71 การเบรียบเทียบระหว่างสัญญาณ<sup>®</sup> PRBS\_data0 และสัญญาณ BPSK\_demod\_real0 โดยสามารถตรวจสอบจำนวนบิตที่ผิดจำนวน บิตที่ผิดพลาดจากสัญญาณ xor\_check\_bit\_count0 โดยพบว่ามีจำนวนบิตที่ผิดจำนวน 3 บิต และการเปรียบเทียบระหว่าง สัญญาณ PRBS\_data1 และสัญญาณ BPSK\_demod\_real1 สามารถตรวจสอบจำนวนบิตที่ผิดพลาด จากสัญญาณ xor\_check\_bit\_count1 โดยพบว่ามีจำนวนบิตที่ผิดจำนวน 2 บิต และจำนวนบิต ผิดพลาดทั้งหมดของการเปรียบเทียบสัญญาณทั้งสองบิตสามารถตรวจสอบจาก xor\_check \_bit\_count\_sum ซึ่งมีจำนวนบิตผิดพลาดทั้งหมด 5 บิต และนำวงจรนับมานับจำนวนบิตผิดพลาด ของสัญญาณ xor\_check\_bit\_count\_sum ซึ่งสามารถแสดงเอาท์พุทของวงจรนับแสดงดังสัญญาณ count\_out และนำสัญญาณ count\_out ไปเป็นค่าคงที่สำหรับการหารความถี่เพื่อแสดงความถี่ เอาท์พุทออกมาเพื่อสามารถทราบจำนวนบิตผิด สามารถแสดงผลการทดสอบ BER ของระบบกู้คืน สัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล์อกลูป โดยจะทำการทดสอบน chip เหมือนกับการทดสอบ BER ในหัวข้อ 6.6.4 ดังนั้นผลการทดสอบ BER ของระบบกู้คืนสัญญาณคิวพี เอส สามารถแสดงดังรูปที่ 6.72



(a) ผลการทดสอบ BER ที่อัตราการส่งข้อมูลค่าต่างๆ และ SNRที่ช่วง 7dB ถึง 16dB



(b) ผลการทดสอบ BER เปรียบเทียบกับอัตราการส่งข้อมูล แกนY logarithmic scale รูปที่ 6.70 ผลการทดสอบ BER ของระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บน พื้นฐานเฟสล็อกลูป

จากรูปที่ 6.72 เป็นผลการทดสอบ BER ของระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป โดยผลการทดสอบที่ได้จะนำไปเปรียบเทียบกับระบบกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป ที่อัตราการส่งข้อมูลค่าเดียว สำหรับการเปรียบเทียบ พารามิเตอร์ และกราฟการเปรียบเทียบ รวมทั้งตารางการเปรียบเทียบจะกล่าวในหัวข้อถัดไปซึ่งจะ เป็นการสรุปประสิทธิภาพของระบบกู้คืนสัญญาณบีพีเอส และคิวพีเอสเค แบบเฟสเดียว ลุปเดียว บน พื้นฐานเฟสล็อกลูป

## 6.9 ประสิทธิภาพของระบบกู้คืนสัญญาณบีพีเอสเค และคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บน พื้นฐานเฟสล็อกลูป

### 6.9.1 BER

สำหรับหัวข้อนี้จะแสดงประสิทธิภาพของระบบกู้คืนสัญญาณบีพีเอสเค, คิวพีเอสเค แบบเฟสเดียว ลูป เดียว บนพื้นฐานเฟสล็อกลูป จะนำเสนอการเปรียบเทียบผลการทดสอบ BER ที่อัตราการส่งข้อมูล เดียวกันระหว่างระบบกู้คืนสัญญาณบีพีเอสเค และระบบกู้คืนสัญญาณคิวพีเอสเค สามารถแสดงผล การเปรียบเทียบดังรูปที่ 6.73



(a) ผลการเปรียบเทียบผลการทดสอบ BER ของระบบกู้คืนสัญญาณบีพีเอสเค และระบบกู้คืน สัญญาณคิวพีเอสเคที่อัตราการส่งข้อมูล 1Mbit/s



(b) ผลการเปรียบเทียบผลการทดสอบ BER ของระบบกู้คืนสัญญาณบีพีเอสเค และระบบกู้คืน สัญญาณคิวพีเอสเคที่อัตราการส่งข้อมูล 5Mbit/s





(c) ผลการเปรียบเทียบผลการทดสอบ BER ของระบบกู้คืนสัญญาณบีพีเอสเค และระบบกู้คืน สัญญาณคิวพีเอสเคที่อัตราการส่งข้อมูล 10Mbit/s



(d) ผลการเปรียบเทียบผลการทดสอบ BER ของระบบกู้คืนสัญญาณบีพีเอสเค และระบบกู้คืน สัญญาณคิวพีเอสเคที่อัตราการส่งข้อมูล 15Mbit/s





ร**ูปที่ 6.71** การเปรียบเทียบผลการทดสอบ BER ของระบบของระบบกู้คืนสัญญาณบีพีเอสเค และ ระบบกู้คืนสัญญาณคิวพีเอสเค

จากการเปรียบเทียบผลการทดสอบ BER ของระบบกู้คืนสัญญาณบีพีเอสเค และระบบกู้คืนสัญญาณ คิวพีเอสเค ซึ่งพบว่าผลการทดสอบ BER ของระบบทั้งสองมีค่าใกล้เคียงกัน ส่วนต่อไปจะทำการ เปรียบเทียบกราฟของระหว่าง BER และอัตราการส่งข้อมูลของระบบกู้คืนสัญญาณบีพีเอส และ สัญญาณคิวพีเอสเคสามารถแสดงดังรูปที่ 6.74





จากรูปที่ 6.73 และรูปที่ 6.74 เป็นการเปรียบเทียบ BER ของระบบกู้คืนสัญญบีพีเอสเค และคิวพีเอส เค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป โดยส่วนต่อไปจะเป้นการวัด power consumption ของระบบทั้งแบบบีพีเอสเค และคิวพีเอสเค ที่อัตราการส่งข้อมูล 5Mbit/s, 10Mbit/s, 15Mbit/s, 20Mbit/s แล25Mbit/s

### 6.9.2 Power Consumption

สำหรับหัวข้อนี้จะเป็นการแสดง power consumption ของนะบบกู้คืนสัญญาณบีพีเอสเค และคิวพี เอสเค แบบเฟสเดียว บนพื้นฐานเฟสล็อกลูป สามารถแสดงตารางของ power consumption ดัง ตารางรูปที่ 6.75

Performance	Data rate	Simu	Ilation	IC Test		
	(Mbit/s)	BPSK	QPSK	BPSK	QPSK	
	5	1.412mW	1.628mW	1.524mW	1.745mW	
Power	10	1.457mW	1.654mW	1.576mW	1.781mW	
Consumption	15	1.501mW	1.697mW	1.618mW	1.832mW	
	20	1.547mW	1.734mW	1.649mW	1.874mW	
	25	1.589mW	1.763mW	1.679mW	1.920mW	

**รูปที่ 6.73** Power Consumption ของระบบกู้คืนสัญญาณบีพีเอสเค, คิวพีเอสเค แบบเฟสเดียว ลูป เดียว บนพื้นฐานเฟสล็อกลูป

จากรูปที่ 6.75 เป็นการทดสอบกำลังงานที่ใช้ไปทั้งหมดของ IC ขณะที่ IC สามารถที่จะกู้คืนสัญญาณ บีพีเอสเค แลคิวพีเอสเค แบบเฟสเดียว ลูปเดียว ที่อัตราการส่งข้อมูล 5Mbit/s, 10Mbit/s, 15Mbit/s, 20Mbit/s และ20Mbit/s ที่ความถี่คลื่นพาห์ 60MHz สำหรับระบบบีพีเอสเค และความถี่ คลื่นพาห์ที่ 62 MHz สำหรับระบบคิวพีเอสเค

### 6.10 สรุป

สำหรับบทนี้จะเป็นการทดสอบ IC ที่ได้ออกแบบในบทที่ 5 รวมทั้งขั้นตอนการทดสอบประสิทธิภาพที่ ต้องใช้บอร์ด FPGA มาช่วยในการสร้างสัญญาณมอดูเลต และสร้างระบบทดสอบ BER ของระบบ โดย ระบบกู้คืนสัญญาณบีพีเอสเคมีช่วงความถี่ล็อกที่ 57MHz-64MHz ที่อัตราการส่งข้อมูล 12Mbit/s และสามารถกู้คืนสัญญาณที่อัตราการส่งข้อมูลสูงสุด 25Mbit/s และระบบกู้คืนสัญญาณคิวพีเอสช่วง ความถี่ล็อกที่ 61MHz-63MHz ที่อัตราการส่งข้อมูล 5Msymbols/s และสามารถกู้คืนสัญญาณที่ อัตราการส่งข้อมูลสูงสุด 12Msymbols/s โดยสามารถแสดงตารางสรุปประสิทธิภาพของระบบกู้คืน สัญญาณบีพีเอสเค และคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูปดังรูปที่ 6.76

Parameters	BPS	SK	QPSK			
	min	max	min	max		
Datarate	1Mbit/s	25Mbit/s	0.5Mbit/s	25 Mbit/s		
Lock range(MHz)	2.5	10	5	2		
Power(mW)	1.441	1.679	1.589	1.920		
FoM(pJ/bit)	67.16	1,441	80	1,589		
BER	$1.78 \times 10^{-10}$	3.47×10 <sup>-7</sup>	$2.88 \times 10^{-10}$	5.5×10 <sup>-7</sup>		
Supply voltage	1.75	1.85	1.75	1.85		

ร**ูปที่ 6.74** ประสิทธิภาพของระบบกู้คืนสัญญาณบีพีเอสเค, คิวพีเอสเค แบบเฟสเดียว ลูปเดียว บน พื้นฐานเฟสล็อกลูป

### 6.11 เอกสารอ้างอิง

[1] P. J. Ashenden, The Designer's Guide to VHDL, 3rd ed., Morgan Kaufmann, 2008[2] M. D. Ciletti, Advanced Digital Design with the Verilog HDL, 2nd ed., Prentice Hall, 2010

[3]. J. M. Rabaey, Digital Integrated Circuits, 2nd ed., Prentice Hall, 2002.

[4] https://www.fpga4student.com/p/vhdl-project.html

[5] M. D. Ciletti, Starter's Guide to Verilog 2001, Prentice Hall, 2003

[6]https://www.maximintegrated.com/en/design/partners-and-technology/design-technology/ground-layout-board-designers.html

# บทที่ 7 สรุปผลการวิจัย ปัญหาและข้อเสนอแนะ

## 7.1 สรุปผลการวิจัย

สำหรับบทนี้จะกล่าวถึงบทสรุปงานวิจัยที่ได้ศึกษาค้นคว้า โดยจะกล่าวถึงจุดประสงค์ของงานวิจัย, แนวคิด และหลักการที่ใช้ในงานวิจัย, ผลการศึกษา และผลการทดสอบงานวิจัย, ปัญหาและอุปสรรค ของงานวิจัย

## 7.2 จุดประสงค์ของงานวิจัย

สำหรับจุดประสงค์ของงานวิจัยจะเป็นแนวคิดของระบบกู้คืนสัญญาณแบบดิจิตอลทางเฟส ที่เป็น ทางเลือกที่มีโครงสร้างที่แตกต่างจากระบบคอสทาสลูป ซึ่งเป็นระบบกู้คืนสัญญาณดิจิตอลทางเฟสที่มี ความถี่เอาท์พุทของ VCO เพียงเฟสเดียว จุดประสงค์ของงานวิจัยสามารถแสดงหัวข้อดังนี้

1. นำเสนอวงจรและระบบดีมอดูเลตสัญญาณ BPSK, QPSK เพื่อเป็นทางเลือกจากระบบคอสทาสลูป (Costas loop) ที่นิยมใช้กันอย่างแพร่หลาย โดยระบบที่นำเสนอควรจะมีประสิทธิภาพดีกว่าหรือ เทียบเท่ากับระบบเดิม

2. เป็นระบบดีมอดูเลต BPSK, QPSK ที่มีความถี่เอาท์พุท VCO เพียงเฟสเดียว

3. เป็นระบบที่ modular

## 7.3 แนวคิด และหลักการที่ใช้ในงานวิจัย

เริ่มจากพิจารณาคุณลักษณะอุดมคติของความสัมพันธ์ระหว่างผลต่างเฟสของสัญญาณอินพุทแกน นอน  $\Delta \phi(t)$  ซึ่งมีค่าตั้งแต่ 0 ถึง  $2\pi$  เรเดียน กับแรงดันเฉลี่ยเอาท์พุทแกนตั้ง  $\mathbf{kV}_{\rm DD}$  โดยที่ kมีค่า ระหว่าง 0 ถึง 1ของ Positive-Edge Triggered RSFF โดยคุณลักษณะเหล่านี้จะต้องทำซ้ำทุกๆ  $2\pi$ เรเดียน และสามารถแสดงคุณสมบัติเหล่านี้ด้วย timing diagram แสดงดังรูปที่ 7.1 ซึ่งคุณลักษณะ ของ RSFF จะมีความชันดังนี้





โดยจากคุณลักษณะของ positive edge triggered RSFF สามารถที่จะสร้างวงจรกู้คืนสัญญาณบีพี เอสเค, คิวพีเอสเค และเอ็มพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูปตามที่กล่าวมาใน บทที่ 3 สำหรับงานวิจัยนี้จะมีการใช้หลักการดึงแรงดันของวงจร PC ของโครงสร้างที่ใช้ในการทดสอบ แบบ discrete แตกต่างกับโครงสร้างที่ออกแบบในวงจรรวมซีมอส 180nm

#### 7.3.1 โครงสร้างที่ใช้ในการทดสอบแนวคิดบนวงจรแบบdiscrete

โดยแบบ discrete จะมีเพียงการดึงแรงดัน {V<sub>y</sub>} ที่มากกว่า V<sub>DD</sub>/2 มาลบด้วยแรงดัน V<sub>DD</sub>/2 สามารถ เขียนสมการดังที่ (7.1)

$$\{v_z\} = 2\{v_y\}, \ 0 \le \{v_y\} \le \frac{v_{DD}}{2}$$
(7.1(a))

$$\{v_z\} = 2\left[\{v_y\} - \frac{v_{DD}}{2}\right], \ \frac{v_{DD}}{2} \le \{v_y\} \le V_{DD}$$
(7.1(b))

7.3.1.1 ระบบกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูปที่มี PC แบบ 1-bit sub-ranging/re-scaling

สมมติให้ symbol 0 ของสัญญาณมอดูเลต BPSK มีผลต่างเฟสกับสัญญาณความถี่ VCO มีค่า  $\Delta\phi(t) = 2\pi/4$  ซึ่งส่งผลให้มีระดับแรงดันเอาท์พุทของ symbol 0 มีค่า  $2V_{_{DD}}/8$  และ symbol 1 มี ผลต่างเฟส  $\Delta\phi(t) = 6\pi/4$  ซึ่งส่งผลให้มีระดับแรงดันเอาท์พุทของ symbol 1 มีค่า  $6V_{_{DD}}/8$  ซึ่งสัญญาณ symbol 0 และ symbol 1 มีผลต่างเฟสมีค่า  $\Delta\phi(t) = 4\pi/4$  ซึ่งส่งผลให้มีระดับแรงดันเอาท์พุทของ symbol 1 มีค่า  $6V_{_{DD}}/8$  ซึ่งสัญญาณ symbol 0 และ symbol 1 มีผลต่างเฟสมีค่า  $\Delta\phi(t) = 4\pi/4$  ซึ่งส่งผลให้มีระดับแรงดันเอาท์พุทมีค่า  $4V_{_{DD}}/8$  สำหรับวงจร PC จะประกอบด้วยวงจร comparator ที่มีแรงดันดีขึ้ง 0 และ  $4V_{_{DD}}/8$  ซึ่งแรงดันดีซีนี้ จะทำการลบกับสัญญาณดีมอดูเลต BPSK ดังนั้น symbol 0 จะมีเอาท์พุทของ comparator เป็น แรงดันระดับต่ำซึ่งจะไปควบคุมสวิตซ์ที่เอาท์พุทมีค่าเป็น 0 เพื่อไปลบกับ  $2V_{_{DD}}/8$  ส่งผลให้เอาท์พุทของ comparator เป็น แรงดันระดับต่ำซึ่งจะไปควบคุมสวิตซ์ที่เอาท์พุทมีค่าเป็น 0 เพื่อไปลบกับ  $4\pi/8$  เพื่อไปลบกับ  $6V_{_{DD}}/8$  ส่งผลให้เอาท์พุทของ comparator เป็น แรงดันระดับต่ำซึ่งจะไปควบคุมสวิตซ์ที่เอาท์พุทมีค่าเป็น 0 เพื่อไปลบกับ  $4\pi/8$  เพื่อไปลบกับ  $6V_{_{DD}}/8$  ส่งผลให้เอาท์พุทของวงจร PC สำหรับ symbol 0 มีค่า  $2V_{_{DD}}/8$ และในทางกลับกัน symbol 1 จะมีเอาท์พุทของ comparator เป็นแรงดันระดับสูงซึ่งจะไปควบคุมสวิตซ์ที่เอาท์พุทมีค่าเป็น  $4\pi/8$  เพื่อไปลบกับ  $6V_{_{DD}}/8$  ส่งผลให้เอาท์พุทอยู่ในช่วง 0 ถึง  $8V_{_{DD}}/8$  ดังนั้นจึงมีวงจรงยายสัญญาณที่มีอัตรางยายมี ค่าสองเท่าสามารถแสดงหลักการดังกล่าวรูปที่ 7.2



(a) โครงสร้างดีมอดูเลเตอร์ BPSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส


(c) กราฟคุณลักษณะของวงจร PC ที่มี RSFF เป็นตัวเปรียบเทียบเฟส รูปที่ 7.2 แนวคิดของดีมอดูเลชั่น BPSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส และมี PC แบบโครงสร้าง 1-bit sub-ranging/re-scaling

## 7.3.1.2 ระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป ที่ มี PC แบบ 1-bit sub-ranging/re-scaling อนุกรม 2 วงจร

สำหรับดีมอดูเลเตอร์ QPSK สมมติ symbol 00 ของสัญญาณมอดูเลต QPSK มีผลต่างเฟสกับสัญญาณ ความถี่ VCO มีค่าอยู่ในช่วง  $\Delta \phi(t) = 0$  to  $2\pi/4$ ซึ่งส่งผลให้มีระดับแรงดันเอาท์พุทของ symbol 00 มีค่าอยู่ในช่วง 0 to  $2V_{\rm DD}/8$ , symbol 01 มีค่าอยู่ในช่วง  $\Delta \phi(t) = 2\pi/4$  to  $4\pi/4$  ซึ่งส่งผลให้มีระดับ แรงดันเอาท์พุทของ symbol 01 มีค่าอยู่ในช่วง  $2V_{\rm DD}/8$  to  $4V_{\rm DD}/8$ , symbol 11 มีค่าอยู่ในช่วง  $\Delta \phi(t) = 4\pi/4$  to  $6\pi/4$ ซึ่งส่งผลให้มีระดับแรงดันเอาท์พุทของ symbol 11 มีค่าอยู่ในช่วง to  $6V_{\rm DD}/8$  และ symbol 10 มีค่าอยู่ในช่วง  $\Delta \phi(t) = 6\pi/4$  to  $8\pi/4$ ซึ่งส่งผลให้มีระดับแรงดัน เอาท์พุทของ symbol 10 มีค่าอยู่ในช่วง  $\Delta \phi(t) = 6\pi/4$  to  $8\pi/4$ ซึ่งส่งผลให้มีระดับแรงดัน เอาท์พุทของ symbol 10 มีค่าอยู่ในช่วง  $6V_{\rm DD}/8$  to  $8V_{\rm DD}/8$  และเมื่อสัญญาณ symbol 00, 01, 11, และ10 ผ่านวงจร PC เหมือนรูปที่ 7.3(a) ดังนั้นระดับแรงดันเอาท์พุทของ symbol 00 มีค่าอยู่ในช่วง 0 to  $4V_{\rm DD}/8$ , ระดับแรงดันเอาท์พุทของ symbol 01 มีค่าอยู่ในช่วง 4 $V_{\rm DD}/8$  to  $8V_{\rm DD}/8$  to  $8V_{\rm DD}/8$ , senous symbol 10 มีค่าอยู่ในช่วง 0 to  $4V_{\rm DD}/8$ , ระดับแรงดันเอาท์พุทของ symbol 01 มีค่าอยู่ในช่วง 4 $V_{\rm DD}/8$  to  $8V_{\rm DD}/8$  to  $8V_{\rm DD}/8$  to  $8V_{\rm DD}/8$  to  $8V_{\rm DD}/8$ , ระดับแรงดัน เอาท์พุทของ symbol 11 มีค่าอยู่ในช่วง 0 to  $4V_{\rm DD}/8$ และระดับแรงดันเอาท์พุทของ symbol 10 มี ค่าอยู่ในช่วง  $4V_{\rm DD}/8$  to  $8V_{\rm DD}/8$  แสดงในรูปที่ 3.13(c) และทำซ้ำด้วยวงจร PC แบบเดิมอีกครั้งส่งผล ให้ระบบแรงดันของ symbol 00, 01, 11 และ10 มีแรงดันเอาท์พุทมีค่าอยู่ในช่วง 0 to  $8\pi/8$  แสดง ในรูปที่ 7.3(d)



(a) โครงสร้างดีมอดูเลเตอร์ QPSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส



(c) กราฟคุณลักษณะของวงจร PC ชุดแรกที่มี RSFF เป็นตัวเปรียบเทียบเฟส



(d) กราฟคุณลักษณะของวงจร PC ชุดสองที่มี RSFF เป็นตัวเปรียบเทียบเฟส รูปที่ 7.3 แนวคิดของดีมอดูเลชั่น QPSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส และมี PC แบบโครงสร้าง 1-bit sub-ranging/re-scaling ต่ออนุกรม 2 วงจร





ร**ูปที่ 7.4** แนวคิดของดีมอดูเลชั่น m-PSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส และมี PC แบบโครงสร้าง 1-bit sub-ranging/re-scaling ต่ออนุกรม m วงจร

7.3.1.4 ระบบกู้คืนสัญญาณเอ็มพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป ที่ใช้วงจร PC แบบ m-bit ADC และ multiplexer



(a) โครงสร้างดีมอดูเลเตอร์ QPSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส และมี วงจร 2-bit ADC และ Mux เป็นส่วนหนึ่งของวงจร PC



(b) โครงสร้างดีมอดูเลเตอร์ m-PSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบเฟส และมี วงจร m-bit ADC และ Mux เป็นส่วนหนึ่งของวงจร PC

**รูปที่ 7.5** แนวคิดของดีมอดูเลชั่น QPSK and m-PSK แบบลูปเดียวที่มี RSFF เป็นตัวเปรียบเทียบ เฟส วงจร m-bit ADC และ Mux เป็นส่วนหนึ่งของวงจร PC

### 7.3.2 โครงสร้างที่ใช้ในการทดสอบแนวคิดบนวงจรรวม UMC 180nm

โดยแบบวงจรรวมจะมีทั้งการดึงขึ้น และดึงลงสำหรับการแนวคิดสามารถดุได้จากสมการที่ (7.2)

$$\{v_z\} = k \left\{ v_y + \frac{v_{DD}}{4} \right\}, \ 0 \le \{v_y\} \le \frac{v_{DD}}{2}$$
(7.2(a))

$$\{v_z\} = k \left[ \{v_y\} - \frac{v_{DD}}{4} \right], \ \frac{v_{DD}}{2} \le \{v_y\} \le V_{DD}$$
(7.2(b))

## 7.3.2.1 ระบบกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูปที่มี PC แบบ 1-bit sub-ranging/re-scaling

สำหรับบทนี้เทคนิคของการดึงขึ้นลงของแรงดัน V<sub>y</sub> จะใช้การเปรียบเทียบแรงดัน V<sub>y</sub> กับระดับแรงดัน อ้างอิง  $2V_{DD}/4$  และถ้าวงจรเปรียบเทียบแรงดันเอาท์พุทให้ค่าลอจิกเป็น 0 แรงดันอินพุท VCO หรือ  $V_z = k\{V_y+(V_{DD}/4)\}$  และถ้าวงจรเปรียบเทียบแรงดันเอาท์พุทให้ลอจิก 1 แรงดันอินพุท VCO หรือ  $V_z = k\{V_y+(-V_{DD}/4)\}$  สามารถแสดงแนวคิดการดึงขึ้นลงของสัญญาณ V<sub>y</sub> และสัญญาณ V<sub>z</sub> ดังรูปที่ 7.6(a) และบล็อกไดอะแกรมของวงจรการกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล์ อกลูปดังรูปที่ 7.6(b)



(b) วงจรกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป



(c) สถาปัตยกรรมอย่างง่ายของวงจรรวมระบบคืนสัญญาณบีพีเอสเค เฟสเดียว ลูปเดียว บนหลักการ เฟสล็อกลูป

รูปที่ 7.6 ระบบคืนสัญญาณบีพีเอสเค เฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป

## 7.3.2.2 ระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูปที่ มี PC แบบ 1-bit sub-ranging/re-scaling อนุกรมกัน 2วงจร

สำหรับสถาปัตยกรรมวงจรรวมของระบบคืนสัญญาณคิวพีเอสเค เฟสเดียว ลูปเดียว บนหลักการเฟส ล็อกลูป จะแสดงดังรูปที่ 7.7(c) วงจรรวมจะเพิ่มวงจรเปรียบเทียบแรงดัน (Voltage Comparator) และวงจรปรับค่าแรงดันอย่างละหนึ่งวงจร โดยทั่วไปสามารถที่จะใช้วงจรรวมที่ได้ออกแบบของวงจร เปรียบเทียบแรงดัน และวงจรปรับค่าแรงดันจากระบบคืนสัญญาณบีพีเอสเค ดังนั้นแนวคิดนี้จึงมีความ สะดวกในการเพิ่มจำนวนบิตของข้อมูล สำหรับรูปที่ 7.7(a) สัญญาณ V<sub>y0</sub> เปรียบเทียบกับแรงดันอ้างอิง 2V<sub>DD</sub>/4 เมื่อเอาท์พุทของวงจรเปรียบเทียบแรงดันเป็นลอจิก 0 แรงดัน V<sub>y1</sub> =k{(V<sub>y0</sub>+(V<sub>DD</sub>/4)} และเมื่อ เอาท์พุทของวงจรเปรียบเทียบแรงดันเป็นลอจิก 1 แรงดัน V<sub>y1</sub> =k{(V<sub>y0</sub>+(-V<sub>DD</sub>/4)} และเมื่อ เอาท์พุทของวงจรเปรียบเทียบเกียบกับแรงดันอ้างอิง 2V<sub>DD</sub>/4 เมื่อเอาท์พุทของวงจรเปรียบเทียบ แรงดันเป็นลอจิก 0 แรงดัน V<sub>z</sub> =k{(V<sub>y1</sub>+(-V<sub>DD</sub>/8)} และเมื่อเอาท์พุทของวงจรเปรียบเทียบแรงดันเป็น ลอจิก 1 แรงดัน V<sub>z</sub> =k{(V<sub>y1</sub>+(-V<sub>DD</sub>/8)} โดยแรงดัน V<sub>z</sub> จะมีเพียงระดับแรงดันเดียวซึ่งจะเป็นแรงดัน อินพุทของ VCO สามารถแสดงแนวคิดของสัญญาณแรงดัน V<sub>y0</sub>, สัญญาณแรงดัน V<sub>y1</sub> และสัญญาณ แรงดัน V<sub>z</sub> แสดงดังรูปที่ 7.7(a) และบล็อกไดอะแกรมของวงจรกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป



(a) แนวคิดการดึงขึ้นลงแรงดัน  $V_{y0}$ ,  $V_{y1}$  และสัญญาณ  $V_z$  ที่มีค่า K=1 QPSK\_\_\_\_\_\_ {v\_x}



(b) วงจรกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป



(c) สถาปัตยกรรมอย่างง่ายของวงจรรวมระบบคืนสัญญาณคิวพีเอสเค เฟสเดียว ลูปเดียว บน หลักการเฟสล็อกลูป

รูปที่ 7.7 ระบบคืนสัญญาณคิวพีเอสเค เฟสเดียว ลูปเดียว บนหลักการเฟสล็อกลูป 7.4 ผลการวิจัย และผลการทดสอบ

	BPSK	QPSK		8-PSK
	With 1 stage of 1-	With 2 stages of 1-	With 1 stage of 2-	With 1 stage of 3-
	bit sub-ranging	bit sub-ranging	bit flash sub-	bit flash sub-
	step	step	ranging step	ranging step
Carrier freq.:				
+Tuning (Lock) range	101.75-124.75kHz	110.40-117.30kHz	117.40-123.30kHz	111.80-115.90kHz
+Capture range	102.50-123.90kHz	110.80-116.70kHz	118.80-122.70kHz	112.45-114.70kHz
Max. data rate	40kbps	20ksymb/s =	20ksymb/s =	13ksymb/s =
		40kbps	40kbps	39kbps
Power cons.	140mW	156mW	160mW	192mW

#### 7.4.1 สรุปแบบ discrete

ตารางที่ 7-1 สรุปประสิทธิภาพของ บีพีเอสเค ,คิวพีเอสเค และ8-PSK ที่ไฟเลี้ยง 5 V

#### 7.4.2 สรุปแบบวงจรรวม UMC 180nm

Parameters	BPSK		QPSK	
	min	max	min	max
Datarate	1Mbit/s	25Mbit/s	0.5Msymbol/s	12 Msymbol/s
Lock range(MHz)	2.5	10	5	2
Power(mW)	1.441	1.679	1.589	1.920
FoM(pJ/bit)	67.16	1,441	80	1,589
BER	$1.78 \times 10^{-10}$	$3.47 \times 10^{-7}$	$2.88 \times 10^{-10}$	$5.5 \times 10^{-7}$
Supply voltage	1.75	1.85	1.75	1.85

ตารางที่ 7-2 สรุปประสิทธิภาพของ บีพีเอสเค ,คิ่วพีเอสเค ที่ไฟเลี้ยง 1.8 V

Reference	JSSC'11[4]	JSSC'15[3]	JSSC'18[2]	JSSC'20 [1]	This w	vork
Modulation	BPSK	BPSK	BPSK	BPSK	BPSK	QPSK
process	0.35um	0.13um	0.18	0.18	0.18	0.18
Supply volage	1	1.2	2	0.9	1.8	1.8
Carrier $f_{c}$ (MHz)	0.256	21	13.56	13.56	60	62
VCO's Phase	0	0'90	0	0,90	0	0
techniques	Vapture and	Costas loop	PLL-based-	Delay-	Single phase,	Single loop
	restore the		edge	based, ALL-	PLL-Based	coherent
	required		detection	Digital		
	clock and			coherent		
	data					
Data rate	0.325	1.3125	0.211	13.56	25	24
(Mb/s)						
Clocks per	8	16	64	1	2.4	2.58
symbol						
DRCF ratio (%)	12.5	6.25	1.56	100	41.67	38.7
Power (uW)	1.76	2000	2.17	12.2	1679	1920
BER	N/A	N/A	<10-5	<10-6	<4×10 <sup>-7</sup>	<6x10 <sup>-7</sup>
FoM (pJ/bit)	55	1524	1027	0.9	67.16	80

7.4.3 ตารางเปรียบเทียบงานวิจัยของวงจรรวม UMC 180nm กับงานวิจัยอื่นๆ

ตารางที่ 7-3 ตารางเปรียบเทียบประสิทธิภาพของงานที่ทำการวิจัยกับผลงานวิจัยอื่นๆ จากตารางที่ 7-3 เปรียบเทียบประสิทธิภาพของวิทยานิพนธ์ กับงานที่เกี่ยวข้องก่อนหน้าในเทคนิคที่ แตกต่างกันออกไปต่อไปจะเป็นการอธิบายถึงข้อเด่น และข้อด้อยของเทคนิค Single phase, Single loop PLL-Based กับเทคนิคที่แตกต่างออกไปในตารางที่ 7-3

(I) เริ่มพิจารณา JSSC'11[4] เป็นระบบบีพีเอสเคดีมอดูเลเตอร์ที่อยู่บนพื้นฐานของเฟสล็อกลูป (PLL) ที่ใช้เทคนิค capture and restore the required clock and data โดยมีโครงสร้างดังรูปที่7.8 ซึ่ง พบว่าระบบจะต้องมีสัญญาณความถี่ของ VCO เป็นสองเท่าของสัญญาณคลื่นพาห์ และมีวงจร 1-bit ADC และมีวงจรหารความถี่ 2 และ 4 ซึ่งส่วนนี้ก็ต้องการความแม่นยำ



(a) BPSK demodulator with the PLL technique



**รูปที่ 7.8** โครงสร้าง และสัญญาณของระบบบีพีเอสเคดีมอดูเลเตอร์ที่ใช้เทคนิค capture and restore the required clock and data

 (II) เริ่มพิจารณา JSSC'15[3] เป็นระบบบีพีเอสเคดีมอดูเลเตอร์ที่ใช้เทคนิคคอสทาสลูปซึ่งเป็นระบบที่ มีสองลูป และมีวงจร Voltage Controlled Quadrature Oscillator และมีวงจรคูณที่ต้องการความ เป็นเชิงเส้นที่สูงดังรูปที่7.9



รูปที่ 7.9 ระบบบีพีเอสเคดีมอดูเลเตอร์ที่ใช้เทคนิค Costas Loop

(III) เริ่มพิจารณา JSSC'18[2] เป็นระบบบีพีเอสเคดีมอดูเลเตอร์ที่ใช้เทคนิค PLL-based-edge detector จะต้องมีวงจรหารความถี่ 64 และใช้ phase detector แบบ phase frequency detector และ วงจรกรองสัญญาณความถี่ต่ำผ่านแบบ charge pump ดังแสดงรูปที่7.10 ซึ่งวงจร ค่อนค้างจะซับซ้อน และค่อนข้างยากในการต่อยอดไปเป็นระบบที่สูงขึ้นแบบคิวพีเอส



**รูปที่ 7.10** ระบบบีพีเอสเคดีมอดูเลเตอร์ที่ใช้เทคนิค PLL-based-edge detector

(IV) เริ่มพิจารณา JSSC'20[1] เป็นระบบบีพีเอสเคดีมอดูเลเตอร์ที่ใช้เทคนิค Delay-based, ALL-Digital coherent จะต้องมีวงจรเปรียบเทียบแรงดัน ที่มีอินพุทสัญญาณคลื่นพาห์แบบ 0 และ 180 องศา และส่วนสำคัญต้องมีส่วนของการ delay เวลาที่ค่า ¼ คาบ ซึ่งต้องการความแม่นยำ โดยส่วนนี้ ค่อยข้างที่จะออกแบบได้ยาก ซึ่งวงจรค่อนค้างจะซับซ้อน และค่อนข้างยากในการต่อยอดไปเป็น ระบบที่สูงขึ้นแบบคิวพีเอสดังรูปที่7.11



**รูปที่ 7.11** ระบบบีพีเอสเคดีมอดูเลเตอร์ที่ใช้เทคนิค Delay-based, ALL-Digital coherent

(V) พิจารณาวิทยานิพนธ์เป็นบีพีเอสเคแบบเฟสเดี่ยว ลูปเดียว บนหลักการเฟสล็อคลูป ซึ่งจะมี VCO<sub>out</sub> แบบเฟสเดียว และมีความเป็นมอดูลาร์สามารถที่จะต่อยอดเป็นคิวพีเอสเค และ 8-PSK ดีมอ ดูเลเตอร์ได้ดังรูปที่7.12



**รูปที่ 7.12** ระบบบีพีเอสเคดีมอดูเลเตอร์ที่ใช้เทคนิค Single phase, Single loop PLL-Based coherent

จากการอธิยาย และแสดงเทคนิคแต่ละแบบสามารถที่จะทำการสรุปทางเลือกของแต่ละเทคนิคที่จะ เลือกใช้สำหรับความต้องการประสิทธิภาพด้านต่างๆโดยพิจารณาร่วมกับตารางที่ 7-3 สามรถแสดงดัง ตารางที่7-4

Reference	JSSC'11[4]	JSSC'15[3]	JSSC'18[2]	JSSC'20 [1]	This work
techniques	Capture and	Costas loop	PLL-based-	Delay-based,	Single phase,
	restore the		edge detection	ALL- Digital	Single loop
	required clock			coherent	PLL-Based
	and data				coherent
DRCF ratio > 35%	×	$\checkmark$	×	$\checkmark$	$\checkmark$
Low Voltage	$\checkmark$	×	x	$\checkmark$	×
VCO's single phase	$\checkmark$	×	$\checkmark$	x	$\checkmark$
modular	×	×	×	×	$\checkmark$

**ตารางที่ 7-4** ตารางข้อเด่นข้อด้อยของเทคนิคในตารางที่ 7-3

จากตารางที่ 7-4 แสดงข้อเด่นข้อด้อยของแต่ละเทคนิคในเปเปอร์ตารางที่ 7-3 โดยทำการพิจารณา อัตาราการส่งข้อมูลซึ่งได้มาจากประสิทธิภาพที่นำเสนอมาในเปเปอร์นั้น ส่วน Low Voltage พิจารณาจากเทคนิคที่นำเสนอซึ่งเทคนิคที่มีวงจร Digital จะเหมาะสมกับ Low Voltage ส่วน VCO's single phase ที่แสดงตามที่นำเสนอในเปเปอร์นั้น สำหรับเทคนิค Costas Loop และ Delaybased, ALL-Digital Coherent จะใช้ VCO เฟส 0 และ 90 องศา และที่เป็นจุดเด่นของเทคนิค Single phase, Single loop PLL-Based coherent จะมีความเป็น modular ที่สามารถทำ M-PSK ได้

## 7.5 ปัญหา

จากรูปที่ 7.13(a) จะพบว่าอัตราการส่งข้อมูลที่มีความถี่ใกล้เคียงกับสัญญาณคลื่นพาห์ ส่งผลให้ สัญญาณความถี่สูงลดทอนลงไปได้น้อยส่งผลให้เอาท์พุทของวงจรเปรียบเทียบแรงดันมีความผิดพลาด ส่วนรูปที่ 7.13(b) การที่แรงดันดีซีอ้างอิงมีค่า V<sub>DD</sub>/2 ส่งผลให้ค่าผลต่างเฟสระหว่างอินพุทของวงจร positive edge triggered RSFF สามารถทำงานได้ช่วง  $\frac{3\pi}{4}$ ถึง  $\frac{5\pi}{4}$  ส่งผลต่อช่วงความถี่ล็อกของ ระบบกู้คืนสัญญาณพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป ส่วนต่อไปจะเป็นแนวทาง ในการแก้ไขปัญหาที่เกิดขึ้นของรูปที่ 7.13



(a) ปัญหาที่เกิดขึ้นเมื่ออัตราการส่งข้อมูลใกล้เคียงกับสัญญาณคลื่นพาห์



(b) ช่วงผลต่างเฟสที่ความถี่สามารถล็อกได้



## 7.6 แนวทางในการแก้ไขปัญหา

(I) สำหรับแนวทางการแก้ไขปัญหาจะเปลี่ยนแรงดันดีซีอ้างอิง V<sub>DD</sub>/2 แทนด้วยสัญญาณเอาท์พุทของ วงจรกรองสัญญาณความถี่ต่ำผ่านหลังวงจร positive edge triggered RSFF ที่มีความถี่เอาท์พุทของ VCO มีเฟสต่างไป 180 องศาของ VCO ตัวหลักในระบบสามารถแสดงแนวคิดของระบบดังรูปที่ 7.14



(a) ระบบกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูปที่แก้ปัญหาในรูปที่



(b) ผลต่างเฟสระหว่างอินพุทของวงจร positive edge triggered RSFF สามารถทำงานได้ รูปที่ 7.14 แนวทางแก้ปัญหาที่เกิดขึ้นจากแนวคิดของกู้คืนสัญญาณบีพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูปรูป

(II) สำหรับวิทยานิพนธ์จะเน้นด้านที่วงจร VCO มีเอาท์พุทเพียงเฟสเดียว อย่างไรก็ตามสามารถที่จะ ทำการปรับปรุง และพัฒนาด้วยการเพิ่มลูปของระบบดีมอดูเลเตอร์ด้วยการเพิ่มเฟสของ VCO และลูป ของระบบดีมอดูเลเตอร์เพื่อแก้ปัญหาที่เกิดขึ้นของระบบเฟสเดียวที่มีวงจรเปรียบเทียบแรงดัน โดย สามารถที่จะแสดงกราฟ phase controlledของระบบบีพีเอสเคดีมอดูเลเตอร์แบบที่มี VCO เฟส 0 และ 180 องศา และมีวงจร positive-edge-triggered RSFF สองวงจร ดังรูปที่ 7.15(a) โดยจะพบว่า ถ้านำแรงดันที่เฉลี่ยเอาท์พุทของ Data Symbol 0 ของวงจรRSFF ที่เกิด VCO เฟส 0 บวกกับ แรงดัน ที่เฉลี่ยเอาท์พุทของ Data Symbol 1 ของวงจรRSFF ที่เกิด VCO เฟส 180 แล้วหารสอง แล้วนำผล ที่เกิดจากการบวกกันแล้วหารสองแล้วนำเข้าวงจรขยายที่มีเกนเท่ากับสองจะได้กราฟที่เกิดจาก phase controlled (PhCtrl) ดังรูปที่ 7.15(b)



(a) กราฟคุณลักษณะของ positive edge triggered RSFF ที่เกิดจาก VCO เฟส 0 และ 180 องศา



รูปที่ 7.15 ระบบบีพีเอสเคดีมอดูเลเตอร์ที่มีสองลูป และ VCO เฟส 0, 180 องศา

#### 7.7 เอกสารอ้างอิง

[1]. Chi-Yi Lo and Hao-Chiao Hong, "A 0.9 pJ/b, Reference Clock Free, Delay-Based, All-Digital Coherent BPSK Demodulator, " IEEE J. Solid-State Circuits, vol. 3, pp. 498–501, Oct. 2020.

[2] C.-H. Cheng et al., "A fully integrated 16-channel closed-loop neuralprosthetic CMOS SoC with wireless power and bidirectional data telemetry for real-time efficient human epileptic seizure control," IEEE J. Solid-State Circuits, vol. 53, no. 11, pp. 3314–3326, Nov. 2018.

[3] H. Cho, H. Lee, J. Bae, and H.-J. Yoo, "A 5.2 mW IEEE 802.15.6 HBC standard compatible transceiver with power efficient delay-locked-loop based BPSK demodulator," IEEE J. Solid-State Circuits, vol. 50, no. 11, pp. 2549–2559, Nov. 2015.
[4] S.-Y. Lee et al., "A programmable implantable micro-stimulator SoC with wireless telemetry: Application in closed-loop endocardial stimulation for cardiac pacemaker," in IEEE ISSCC Dig. Tech. Papers, Feb. 2011, pp. 44–45.

[5] K. Chen, Z. Yang, L. Hoang, J. Weiland, M. Humayun, and W. Liu, "An integrated 256channel epiretinal prosthesis," IEEE J. Solid-State Circuits, vol. 45, no. 9, pp. 1946–1956, Sep. 2010.

[6] S.-Y. Lee, C.-J. Cheng, and M.-C. Liang, "A low-power bidirectional telemetry device with a near-field charging feature for a cardiac microstimulator," IEEE Trans. Biomed. Circuits Syst., vol. 5, no. 4, pp. 357–367, Aug. 2011.

#### บรรณานุกรม

[1] https://en.wikipedia.org/wiki/Phase-shift\_keying

[2] J. G. Proakis and M. Salehi, *Digital Communications*, 5th ed., McGraw-Hill Education, 2007.

[3] S. Haykin, Digital Communication Systems, Wiley, 2013.

[4] https://en.wikipedia.org/wiki/Costas\_loop

[5] Z. Luo and S. Sonkusale, "A Novel BPSK Demodulator for Biological Implants," *IEEE Transactions on Circuits and Systems –I*, Vol. 55, No. 6, July 2008.

[6] S.-J. Huang, Y.-C. Yeh, H. W., P.-N. Chen, and J. Lee, "W-Band BPSK and QPSK Transceivers With Costas-Loop Carrier Recovery in 65-nm CMOS Technology," *IEEE Journal of Solid-State Circuits*, Vol. 46, No. 12, December 2011.

[7] H. Cho, H. Lee, J. Bae, and Hoi-Jun Yoo, "A 5.2 mW IEEE 802.15.6 HBC Standard Compatible Transceiver With Power Efficient Delay-Locked-Loop Based BPSK Demodulator," *IEEE Journal of Solid-State Circuits*, Vol. 50, No. 11, November 2015.

[8] C. R. Ryan and J. H- Stilwell, "QPSK Demodulator," US Patent no. 4085378, May, 1978.

[9] G. W. Waters, "Costas Loop QPSK Demodulator," US Patent no. 4344178, August, 1982.

[10] S. W. Attwood, "QPSK/BPSK Demodulator," US Patent no. 4833416, May, 1989.

[11] J. P. Costas, "Synchronous communications," *Proceedings of the IRE*, Vol. 44, no. 12, pp. 1713–1718, 1956.

[12] M. K. Simon, "Optimum Receiver Structures for Phase-Multiplexed Modulations," *IEEE Transactions on Communications*, Vol. 26, No. 6, 1978.

[13] D. P. Taylor, "Introduction of "Synchronous Communications": A Classic Paper by John P. Costas," *Proceedings of the IEEE*, Vol. 90, No. 8, August 2002.

[14] J. Jang, J. Lee, K.-R., Lee, L. Lee, M. Kim, Y. Lee, J. Bae, and H.-J. Yoo, "A Four-Camera VGA-Resolution Capsule Endoscope System With 80-Mb/s Body Channel Communication Transceiver and Sub-Centimeter Range Capsule Localization," *IEEE Journal of Solid-State Circuits*, Vol. 54, No. 2, February 2019.

[15] M. Lu et. al., "An Integrated 40 Gbit/s Optical Costas Receiver," *Journal of Lightwave Technology*, vol. 13, no. 13, pp. 2244-2253, July, 2013.

[16] A. Moeinfar, H. Shamsi, M. M. Taradeh, S. Gholami, and S. R. Afrancheh Novel highdata-rate low-complexity BPSK demodulator for telemetry systems," *in 2011 IEEE EUROCON - International Conference on Computer as a Tool,* pp. 4–5, 2011.

[17] F. Asgarian and A. M. Sodagar, "A low-power noncoherent BPSK demodulator and clock recovery circuit for high-data-rate biomedical applications," *in 2009 Annual* 

International Conference of the IEEE Engineering in Medicine and Biology Society, pp. 4840–4843, 2009.

[18] J.M. Rabaey, Digital Integrated Circuits, Prentice-Hall, Upper Saddle River, NJ, 1996[19] N. Weste and K. Eshraghian, CMOS VLSI Design, 2nd ed., Addison-Wesley, Reading, MA, 1994.

[20] B. Razavi. RF Microelectronic., Prentice Hall PTR, 1998.

[21] Razavi, B., Design of Analog CMOS Integrated Circuit, New York: McGraw-Hill, 2001 [22] Meng-Lieh Sheu, Ta-Wei Lin, and Wei-Hung Hsu, .. Wide Frequency Range Voltage Controlled Ring Oscillators based on Transmission Gates", Proc. of 2005 IEEE International Symposium on Circuits and Systems, ISCAS'2005, vol.3, pp.2731-2734, May 2005.

[23] Paul R. Gray, Pual J. Hurst, Stephen H. Lewis and Robert G. Meyer, Analysis and Design of Analog Integrated Circuits, 5<sup>th</sup>ed., New York: John Willy and Sons, 2010
[24] S. Babayan-Mashhadi and R. Lotfi, "Analysis and design of lowvoltage, low-power double-tail dynamic comparator," IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 22, no. 2, pp. 343-352, Feb. 2014.

[25] D. Johns, K. Martin, "Analog Integrated Circuit Design," John Wiley & Sons, 1997.

[26] P. J. Ashenden, The Designer's Guide to VHDL, 3rd ed., Morgan Kaufmann, 2008

[27] M. D. Ciletti, Advanced Digital Design with the Verilog HDL, 2nd ed., Prentice Hall, 2010

[28] J. M. Rabaey, Digital Integrated Circuits, 2nd ed., Prentice Hall, 2002.

[29] https://www.fpga4student.com/p/vhdl-project.html

[30] M. D. Ciletti, Starter's Guide to Verilog 2001, Prentice Hall, 2003

[31] https://www.maximintegrated.com/en/design/partners-and-technology/design-

technology/ground-layout-board-designers.html

[32] W. Saadeh, M. A. B. Altaf, H. Alsuradi, and J. Yoo, "A 1.1-mW ground effect-resilient body-coupled communication transceiver with pseudo OFDM for head and body area network," IEEE J. Solid-State Circuits, vol. 52, no. 10, pp. 2690–2702, Oct. 2017.

[33] C.-H. Cheng et al., "A fully integrated 16-channel closed-loop neuralprosthetic CMOS SoC with wireless power and bidirectional data telemetry for real-time efficient human epileptic seizure control," IEEE J. Solid-State Circuits, vol. 53, no. 11, pp. 3314–3326, Nov. 2018.

[34] H. Cho, H. Lee, J. Bae, and H.-J. Yoo, "A 5.2 mW IEEE 802.15.6 HBC standard compatible transceiver with power efficient delay-locked-loop based BPSK demodulator," IEEE J. Solid-State Circuits, vol. 50, no. 11, pp. 2549–2559, Nov. 2015.
[35] S.-Y. Lee et al., "A programmable implantable micro-stimulator SoC with wireless

telemetry: Application in closed-loop endocardial stimulation for cardiac pacemaker," in IEEE ISSCC Dig. Tech. Papers, Feb. 2011, pp. 44–45. [5] K. Chen, Z. Yang, L. Hoang, J. Weiland, M. Humayun, and W. Liu, "An integrated 256-channel epiretinal prosthesis," IEEE J. Solid-State Circuits, vol. 45, no. 9, pp. 1946–1956, Sep. 2010.

[36] S.-Y. Lee, C.-J. Cheng, and M.-C. Liang, "A low-power bidirectional telemetry device with a near-field charging feature for a cardiac microstimulator," IEEE Trans. Biomed. Circuits Syst., vol. 5, no. 4, pp. 357–367, Aug. 2011.

#### ภาคผนวก ก.

 ขั้นตอนการออกแบบ และทดสอบวงจรดิสครีตของระบบคืนสัญญาณบีพีเอสเค แบบเฟส เดียว ลูปเดียว บนหลักการเฟสล็อคลูป

สำหรับการออกแบบจะเหมือนกับหัวข้อที่ 4.3.1 และหัวข้อที่ 4.3.2 ซึ่งจะแตกต่างกันเพียง ค่าพารามิเตอร์ของ K<sub>d</sub>, K<sub>vco</sub> และระบบคืนสัญญาณบีพีเอสเคที่จะทำงานที่ความถี่กลาง ω<sub>c</sub> = 2 × π × 100,000 = 628,318.5 rad/s และต้องการอัตราการส่งข้อมูล f<sub>s</sub> = 40 kbit/s สำหรับ ขั้นตอนการออกแบบจะทำการขั้นตอนต่อไปนี้

**ขั้นตอนที่ 1** เริ่มจากการตั้งค่าของความถี่  $\omega_{3dB} = 0.05 \times \omega_c$  ดังนั้น  $\omega_{3dB} = 31,415.93$  rad/s ซึ่ง สามารถหาค่าความถี่ทรานซิสชั่น  $\omega_T = \omega_{3dB}/1.33 = 23,621$  rad/s โดยจะทำการตั้งค่า $\omega_2 = \omega_T$  ที่ ความถี่เชิงมุม  $\omega_2$ การพล็อตทางขนาดจะมีความชั่นเปลี่ยนจาก -40 dB/decade มาเป็น -20 dB/decade และการพล็อตทางเฟสจะมีค่า  $-135^\circ$  ดังนั้นเฟสมาร์จินของระบบจะกลายเป็น  $\varphi_m = -45^\circ$  ซึ่งเพียงพอที่จะทำให้ระบบมีเสถียรภาพ และ  $\tau_2 = 42\mu s$ 

**ขั้นตอนที่ 2** กำหนดความถี่เชิงมุมของ  $\omega_3$  เนื่องจากวงจรกรองความถี่ต่ำผ่านจะต้องทำการขจัด สัญญาณคลื่นพาห์ที่มีค่า  $\omega_c = 2 \times \pi \times 100,000 = 628,318.5$  rad/s ซึ่งเป็นค่าที่มากกว่าอัตราการส่ง ข้อมูลอยู่ 2.5 เท่า ดังนั้นเพื่อความเหมาะสมจะทำการตั้งค่าความถี่เชิงมุมของ  $\omega_3$  ให้มีค่า 1.5 เท่าของ อัตราการส่งข้อมูล  $\omega_3 = 1.5 \times 2\pi \times 40,000 = 376,991$  rad/s

ขั้นตอนที่ 3 ขั้นตอนต่อไปทำการหาค่าพารามิเตอร์ของ  $\tau_1$  ซึ่งสามารถที่จะระบุได้ว่าอัตราขยาย ฟังก์ชันถ่ายโอนระบบเปิดมีค่าเป็น 1 ที่ความถี่เชิงมุม  $\omega = \omega_2$  จากสมการที่ (4.14) สามารถที่จะ นำมาใช้เพื่อหาค่า  $\tau_1$  แสดงใน (4.15) ดังนั้นผลลัพธ์ของ  $\tau_1 = 403 \mu s$  ดังนั้นสามารถที่จะนำค่า  $\tau_1$ เพื่อหาค่าพารามิเตอร์ของความถี่ธรรมชาติจากสมการที่ (4.12) ทำให้เกิดผลลัพธ์ของ  $\omega_n = 23,628.6$ rad/sและมีค่า  $\xi = 0.496$  สามารถที่จะแสดงฟังก์ชันถ่ายโอนของระบบเปิดดังที่ (ก.1)

$$G_{OL}(s) = \frac{9.45s + 2.25 \times 10^5}{1.07 \times 10^{-9} s^3 + 4.056 \times 10^{-4} s^2 + s}$$
(n.1)

 การชดเชยเสถียรภาพของระบบด้วยการเพิ่มมาร์จินด้วยการเพิ่มซีโร่ที่วงจรกรอง สัญญาณความถี่ต่ำผ่านหลังเอาท์พุทวงจรเปรียบเทียบเฟส

**ขั้นตอนที่ 1** เริ่มจากการตั้งค่าของความถี่  $\omega_{3dB} = 0.05 \times \omega_c$  ดังนั้น  $\omega_{3dB} = 31,415.93$  rad/s ซึ่ง สามารถหาค่าความถี่ทรานซิสชั่น  $\omega_T = \omega_{3dB}/1.33 = 23,621$  rad/s โดยจะทำการตั้งค่า $\omega_2 = \omega_T$  ที่ ความถี่เชิงมุม  $\omega_2$  การพล็อตทางขนาดจะมีความชั่นเปลี่ยนจาก -40 dB/decade มาเป็น -20 dB/decade และการพล็อตทางเฟสจะมีค่า -135° ดังนั้นเฟสมาร์จินของระบบจะกลายเป็น  $\phi_m = -45^\circ$  ซึ่งเพียงพอที่จะทำให้ระบบมีเสถียรภาพ และ  $\tau_2 = 42\mu s$ 

**ขั้นตอนที่ 2** กำหนดความถี่เชิงมุมของ  $\omega_3$  เนื่องจากวงจรกรองความถี่ต่ำผ่านจะต้องทำการขจัด สัญญาณคลื่นพาห์ที่มีค่า  $\omega_c = 2 \times \pi \times 100,000 = 628,318.5$  rad/s ซึ่งเป็นค่าที่มากกว่าอัตราการ ส่งข้อมูลอยู่ 10 เท่า ดังนั้นเพื่อความเหมาะสมจะทำการตั้งค่าความถี่เชิงมุมของ  $\omega_3$  ให้มีค่า 2 เท่า ของอัตราการส่งข้อมูล  $\omega_3 = 2 \times 2\pi \times 5,000 = 62,831.8$  rad/s และตำแหน่งของซีโร่จะให้อยู่ห่าง จากความถี่ของ  $\omega_3$  เป็นค่า 15 เท่า ดังนั้น  $\omega_4 = 942,477.8$  rad/s

**ขั้นตอนที่ 3** ขั้นตอนต่อไปทำการหาค่าพารามิเตอร์ของ  $\tau_1$  ซึ่งสามารถที่จะระบุได้ว่าอัตราขยาย ฟังก์ชันถ่ายโอนระบบเปิดมีค่าเป็น 1 ที่ความถี่เชิงมุม  $\omega = \omega_2$  จากสมการที่ (4.26) สามารถที่จะ นำมาใช้เพื่อหาค่า  $\tau_1$  แสดงใน สมการดังนี้

$$G_{OL}(\omega_2) = 1 \approx \frac{K_{so}K_d K_{vco}}{\omega_2^2 \tau_1}$$
(n.2)

จากสมการที่ (ก.2) ทำให้เกิดผลลัพธ์ของ  $\tau_1 = 143.4\mu s$  ดังนั้นสามารถที่จะนำค่า  $\tau_1$  เพื่อ หาค่าพารามิเตอร์ของความถี่ธรรมชาติจากสมการที่ (4.12) ทำให้เกิดผลลัพธ์ของ  $\omega_n = 23,619$ rad/sและมีค่า  $\xi = 0.5$  จากขั้นตอนการออกแบบเสถียรภาพของลูปด้วยการออกแบบค่าพารามิเตอร์ ของวงจรกรองความถี่ต่ำผ่านแบบ  $H_{LPF}(s) = 1 + s\tau_4/1 + s\tau_3$  และ  $H_{LF}(s) = 1 + s\tau_2/1 + s\tau_1$ สามารถนำฟังก์ชันถ่ายโอนระบบเปิดของสมการ (ก.3)

$$G_{OL}(s) = \frac{3.56 \times 10^{-6} s^2 + 3.45 s + 8 \times 10^4}{2.28 \times 10^{-9} s^3 + 0.159 \times 10^{-3} s^2 + s}$$
(n.3)

### การออกแบบ และทดสอบวงจรดิสครีตของระบบคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูป

สำหรับการออกแบบจะเหมือนกับหัวข้อที่ 4.5.1 และหัวข้อที่ 4.5.2 ซึ่งจะแตกต่างกันเพียง ค่าพารามิเตอร์ของ  $K_d$ ,  $K_{vco}$ และระบบคืนสัญญาณบีพีเอสเคที่จะทำงานที่ความถี่กลาง  $\omega_c = 2 \times \pi \times 100,000 = 628,318.5 \, rad/s$  และต้องการอัตราการส่งข้อมูล  $f_s = 20 \, ksymbol/s$ สำหรับขั้นตอนการออกแบบจะทำการขั้นตอนต่อไปนี้

**ขั้นตอนที่ 1** เริ่มจากการตั้งค่าของความถี่  $\omega_{3dB} = 0.05 \times \omega_c$  ดังนั้น  $\omega_{3dB} = 31,415.93$  rad/s ซึ่ง สามารถหาค่าความถี่ทรานซิสชั่น  $\omega_T = \omega_{3dB}/1.33 = 23,621$  rad/s โดยจะทำการตั้งค่า  $\omega_2 = \omega_T$  ที่ ความถี่เชิงมุม  $\omega_2$  การพล็อตทางขนาดจะมีความชั่นเปลี่ยนจาก -40 dB/decade มาเป็น -20 dB/decade และการพล็อตทางเฟสจะมีค่า -135° ดังนั้นเฟสมาร์จินของระบบจะกลายเป็น  $\phi_m = -45^\circ$  ซึ่งเพียงพอที่จะทำให้ระบบมีเสถียรภาพ และ  $\tau_2 = 42\mu s$ 

**ขั้นตอนที่ 2** กำหนดความถี่เชิงมุมของ  $\omega_3$  เนื่องจากวงจรกรองความถี่ต่ำผ่านจะต้องทำการขจัด สัญญาณคลื่นพาห์ที่มีค่า  $\omega_c = 2 \times \pi \times 100,000 = 628,318.5$  rad/s ซึ่งเป็นค่าที่มากกว่าอัตราการส่ง ข้อมูลอยู่ 5 เท่า ดังนั้นเพื่อความเหมาะสมจะทำการตั้งค่าความถี่เชิงมุมของ  $\omega_3$  ให้มีค่า 1.5 เท่าของ อัตราการส่งข้อมูล  $\omega_3 = 1.5 \times 2\pi \times 20,000 = 188,495$  rad/s

**ขั้นตอนที่ 3** ขั้นตอนต่อไปทำการหาค่าพารามิเตอร์ของ  $\tau_1$  ซึ่งสามารถที่จะระบุได้ว่าอัตราขยาย ฟังก์ชันถ่ายโอนระบบเปิดมีค่าเป็น 1 ที่ความถี่เชิงมุม  $\omega = \omega_2$  จากสมการที่ (4.14) สามารถที่จะ นำมาใช้เพื่อหาค่า τ<sub>1</sub> แสดงใน (4.15) ดังนั้นผลลัพธ์ของ τ<sub>1</sub> = 806.5µs ดังนั้นสามารถที่จะนำค่า τ<sub>1</sub> เพื่อหาค่าพารามิเตอร์ของความถี่ธรรมชาติจากสมการที่ (4.12) ทำให้เกิดผลลัพธ์ของ ω<sub>n</sub> = 23,621 rad/sและมีค่า ξ = 0.496 สามารถที่จะแสดงฟังก์ชันถ่ายโอนของระบบเปิดดังที่ (ก.4)

$$G_{OL}(s) = \frac{9.45s + 4.5 \times 10^5}{4.274 \times 10^{-9} s^3 + 8.118 \times 10^{-4} s^2 + s}$$
(n.4)

- ขั้นตอนการออกแบบระบบคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการ เฟสล็อคลูป โดยมี 2 bit flash ADC เป็นส่วนของวงจร PC
- การออกแบบเสถียรภาพของระบบด้วยวิธีของโบด

**ขั้นตอนที่ 1** เริ่มจากการตั้งค่าของความถี่  $\omega_{3dB} = 0.05 \times \omega_c$  ดังนั้น  $\omega_{3dB} = 31,415.93$  rad/s ซึ่ง สามารถหาค่าความถี่ทรานซิสชั่น  $\omega_T = \omega_{3dB}/1.33 = 23,621$  rad/s โดยจะทำการตั้งค่า  $\omega_2 = \omega_T$  ที่ ความถี่เชิงมุม  $\omega_2$  การพล็อตทางขนาดจะมีความชั่นเปลี่ยนจาก -40 dB/decade มาเป็น -20 dB/decade และการพล็อตทางเฟสจะมีค่า -135° ดังนั้นเฟสมาร์จินของระบบจะกลายเป็น  $\phi_m = -45^\circ$  ซึ่งเพียงพอที่จะทำให้ระบบมีเสถียรภาพ และ  $\tau_2 = 42\mu s$ 

**ขั้นตอนที่ 2** กำหนดความถี่เชิงมุมของ  $\omega_3$  เนื่องจากวงจรกรองความถี่ต่ำผ่านจะต้องทำการขจัด สัญญาณคลื่นพาห์ที่มีค่า  $\omega_c = 2 \times \pi \times 100,000 = 628,318.5$  rad/s ซึ่งเป็นค่าที่มากกว่าอัตราการส่ง ข้อมูลอยู่ 10 เท่า ดังนั้นเพื่อความเหมาะสมจะทำการตั้งค่าความถี่เชิงมุมของ  $\omega_3$  ให้มีค่า 2 เท่าของ อัตราการส่งข้อมูล  $\omega_3 = 2 \times 2\pi \times 5,000 = 62,831$  rad/s เนื่องจากโครงสร้างนี้ต้องการลดทอน สัญญาณความถี่สูงที่มากกว่าโครงสร้างในหัวข้อที่ 4.5 และเพื่อที่เพิ่มเฟสมาร์จินของระบบดังนั้น จะต้องเพิ่มซีโร่ที่ความถี่  $\omega_4 = 20 \times 2 \times 2\pi \times 5,000 = 1,256,637$  rad/s

**ขั้นตอนที่ 3** ขั้นตอนต่อไปทำการหาค่าพารามิเตอร์ของ  $\mathbf{\tau}_1$  ซึ่งสามารถที่จะระบุได้ว่าอัตราขยาย ฟังก์ชันถ่ายโอนระบบเปิดมีค่าเป็น 1 ที่ความถี่เชิงมุม  $\omega = \omega_2$  จากสมการที่ (4.25) สามารถที่จะ นำมาใช้เพื่อหาค่า  $\mathbf{\tau}_1$  แสดงใน (ก.5)

$$G_{OL}(\omega_2) = 1 \approx \frac{K_{so} K_d K_{vco}}{\omega_2^2 \tau_1}$$
(1.5)

จากสมการที่ (ก.5) ทำให้เกิดผลลัพธ์ของ  $\tau_1 = 104\mu s$  ดังนั้นสามารถที่จะนำค่า  $\tau_1$  เพื่อหา ค่าพารามิเตอร์ของความถี่ธรรมชาติจากสมการที่ (4.12) ทำให้เกิดผลลัพธ์ของ  $\omega_n = 29,080$  rad/s และมีค่า  $\xi = 0.61$  จากขั้นตอนการออกแบบเสถียรภาพของลูปด้วยการออกแบบค่าพารามิเตอร์ วงจรกรองความถี่ต่ำผ่านแบบ  $H_{LPF}(S) = (1 + s\tau_4)/(1 + s\tau_3)$  และ  $H_{LF}(s) = 1 + s\tau_2/1 + s\tau_1$ สามารถนำฟังก์ชันถ่ายโอนระบบเปิดของสมการ (ก.6)

$$G_{OL}(s) = \frac{2.675 \times 10^{-6} s^2 + 3.42 s + 8 \times 10^4}{1.66 \times 10^{-9} s^3 + 0.12 \times 10^{-3} s^2 + s}$$
(n.6)

#### การออกแบบ และทดสอบวงจรดิสครีตของระบบคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูป

สำหรับการออกแบบจะเหมือนกับหัวข้อที่ 4.6.2 ค่าพารามิเตอร์  $K_d$ ,  $K_{vco}$  และระบบคืนสัญญาณ บีพีเอสเคจะทำงานที่ความถี่กลาง  $\omega_c = 2 \times \pi \times 100,000 = 628,318.5 \, \mathrm{rad/s}$  และต้องการอัตราการ ส่งข้อมูล  $\mathbf{f}_s = 20 \, \mathrm{ksymbol/s}$  สำหรับขั้นตอนการออกแบบจะทำการขั้นตอนต่อไปนี้

**ขั้นตอนที่ 1** เริ่มจากการตั้งค่าของความถี่  $\omega_{3dB} = 0.05 \times \omega_c$  ดังนั้น  $\omega_{3dB} = 31,415.93$  rad/s ซึ่ง สามารถหาค่าความถี่ทรานซิสชั่น  $\omega_T = \omega_{3dB}/1.33 = 23,621$  rad/s โดยจะทำการตั้งค่า  $\omega_2 = \omega_{\tau}$  ที่ ความถี่เชิงมุม  $\omega_2$  การพล็อตทางขนาดจะมีความชั่นเปลี่ยนจาก -40 dB/decade มาเป็น -20 dB/decade และการพล็อตทางเฟสจะมีค่า -135° ดังนั้นเฟสมาร์จินของระบบจะกลายเป็น  $\phi_m = -45^\circ$  ซึ่งเพียงพอที่จะทำให้ระบบมีเสถียรภาพ และ  $\tau_2 = 42\mu s$ 

**ขั้นตอนที่ 2** กำหนดความถี่เชิงมุมของ  $\omega_3$  เนื่องจากวงจรกรองความถี่ต่ำผ่านจะต้องทำการขจัด สัญญาณคลื่นพาห์ที่มีค่า  $\omega_c = 2 \times \pi \times 100,000 = 628,318.5$  rad/s ซึ่งเป็นค่าที่มากกว่าอัตราการส่ง ข้อมูลอยู่ 5 เท่า ดังนั้นเพื่อความเหมาะสมจะทำการตั้งค่าความถี่เชิงมุมของ  $\omega_3$  ให้มีค่า 1.2 เท่าของ อัตราการส่งข้อมูล  $\omega_3 = 1.2 \times 2\pi \times 20,000 = 150,796$  rad/s เนื่องจากเป็นโครงสร้างแบบ 2 bit flash ADC ซึ่งแรงดันอ้างอิงของวงจรเปรียบเทียบแรงดันจะห่างกันเพียง 1.25 V

ขั้นตอนที่ 3 ขั้นตอนต่อไปทำการหาค่าพารามิเตอร์ของ  $\tau_1$  ซึ่งสามารถที่จะระบุได้ว่าอัตราขยาย ฟังก์ชันถ่ายโอนระบบเปิดมีค่าเป็น 1 ที่ความถี่เชิงมุม  $\omega = \omega_2$  จากสมการที่ (4.14) สามารถที่จะ นำมาใช้เพื่อหาค่า  $\tau_1$  แสดงใน (4.15) ดังนั้นผลลัพธ์ของ  $\tau_1 = 806.5 \mu s$  ดังนั้นสามารถที่จะนำค่า  $\tau_1$ เพื่อหาค่าพารามิเตอร์ของความถี่ธรรมชาติจากสมการที่ (4.12) ทำให้เกิดผลลัพธ์ของ  $\omega_n = 23,621$ rad/sและมีค่า  $\xi = 0.496$  สามารถที่จะแสดงฟังก์ชันถ่ายโอนของระบบเปิดดังที่ (ก.7)

$$G_{OL}(s) = \frac{18.9s + 4.5 \times 10^5}{5.347 \times 10^{-9} s^3 + 8.131 \times 10^{-4} s^2 + s}$$
(n.7)

- ขั้นตอนการออกแบบระบบคืนสัญญาณ 8-psk แบบเฟสเดียว ลูปเดียว บนหลักการเฟส ล็อคลูป โดยมี 3 bit flash ADC เป็นส่วนของวงจร PC
- การออกแบบเสถียรภาพของระบบด้วยวิธีของโบด

**ขั้นตอนที่ 2** กำหนดความถี่เชิงมุมของ  $\omega_3$  เนื่องจากวงจรกรองความถี่ต่ำผ่านจะต้องทำการขจัด สัญญาณคลื่นพาห์ที่มีค่า  $\omega_c = 2 \times \pi \times 100,000 = 628,318.5$  rad/s ซึ่งเป็นค่าที่มากกว่าอัตราการ ส่งข้อมูลอยู่ 10 เท่า ดังนั้นเพื่อความเหมาะสมจะทำการตั้งค่าความถี่เชิงมุมของ  $\omega_3$  ให้มีค่า 2 เท่าของ อัตราการส่งข้อมูล  $\omega_3 = 2 \times 2\pi \times 10000 = 125,663$  rad/s เนื่องจากโครงสร้างนี้ต้องการลดทอน สัญญาณความถี่สูงที่มากกว่าโครงสร้างในหัวข้อที่ 4.8 และเพื่อที่เพิ่มเฟสมาร์จินของระบบดังนั้น จะต้องเพิ่มซีโร่ที่ความถี่  $\omega_4 = 20 \times 2 \times 2\pi \times 1,250 = 1,256,637 \, \text{rad/s}$ 

**ขั้นตอนที่ 3** ขั้นตอนต่อไปทำการหาค่าพารามิเตอร์ของ  $\tau_1$  ซึ่งสามารถที่จะระบุได้ว่าอัตราขยาย ฟังก์ชันถ่ายโอนระบบเปิดมีค่าเป็น 1 ที่ความถี่เชิงมุม  $\omega = \omega_2$  จากสมการที่ (4.25) สามารถที่จะ นำมาใช้เพื่อหาค่า  $\tau_1$  แสดงใน (ก.8)

$$G_{OL}(\omega_2) = 1 \approx \frac{K_{so} K_d K_{vco}}{\omega_2^2 \tau_1}$$
(1.8)

จากสมการที่ (ก.8) ทำให้เกิดผลลัพธ์ของ  $\tau_1 = 1.4 \text{ms}$  ดังนั้นสามารถที่จะนำค่า  $\tau_1$  เพื่อหา ค่าพารามิเตอร์ของความถี่ธรรมชาติจากสมการที่ (4.12) ทำให้เกิดผลลัพธ์ของ  $\omega_n = 23,611 \text{ rad/s}$ และมีค่า  $\xi = 0.49$  จากขั้นตอนการออกแบบเสถียรภาพของลูปด้วยการออกแบบค่าพารามิเตอร์ วงจรกรองความถี่ต่ำผ่านแบบ  $H_{\text{LPF}}(S) = (1 + s\tau_4)/(1 + s\tau_3)$  และ  $H_{\text{LF}}(s) = 1 + s\tau_2/1 + s\tau_1$ สามารถนำฟังก์ชันถ่ายโอนระบบเปิดของสมการ (ก.9)

$$G_{OL}(s) = \frac{2.67s^2 + 34.24s + 8 \times 10^5}{11.13 \times 10^{-9}s^3 + 1.4 \times 10^{-3}s^2 + s}$$
(n.9)

สำหรับวงจรดิสครีตของวงจร Phase Controller (PC) จะประกอบด้วยวงจรเปรียบเทียบสัญญาณ แรงดัน (Voltage Comparator) 3 วงจร, วงจรขยายผลต่างโดยใช้ออปแอมป์ที่มีอัตราขยาย 4 เท่า, วงจร Digital Encoding และวงจรอนาล็อคมัลติเพล็กซ์เซอร์ ซึ่งหลักการเชื่อมต่อวงจรดิสครีตของ วงจร PC ดังรูปที่ ก.1





**รูปที่ ก.1** วงจร PC ของระบบคืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูป โดยมี 2 bit flash ADC เป็นส่วนของวงจร PC

**รูปที่ ก.2** วงจร PC ของระบบคืนสัญญาณ 8psk แบบเฟสเดียว ลูปเดียว บนหลักการเฟสล็อคลูป โดยมี 3 bit flash ADC เป็นส่วนของวงจร PC

#### ภาคผนวก ข.

การตั้งค่า clock ในบอร์ด zybo ของ FPGA สามารถที่จะทำการตั้งค่าได้ด้วยการเลือก IP Catalog -> FPGA Feature and Design -> Clocking –> Clocking Wizard และทำการใส่ค่า 125 ไปที่ primary input Frequency(MHz) และเลือก Output Freq(MHz) ตามความถี่ที่ต้องการ สามารถ แสดงโค้ดดังรูปที่ ข.1(a) และนำ module clocking wizard มาทำการเรียกใช้งานดังรูปที่ ข.1(b)

module clk_wiz_0	clk_wiz_0_clk_wiz inst		
(			
// Clock out ports	// Clock out ports		
output clk_out1,	.clk_out1(clk_out1),		
output clk_out2,	.clk_out2(clk_out2),		
output clk_out3,	.clk_out3(clk_out3),		
output clk_out4,	.clk_out4(clk_out4),		
// Status and control signals	// Status and control signals		
input reset,	.reset(reset),		
output locked,	.locked(locked),		
// Clock in ports	// Clock in ports		
input clk_in1	.clk_in1(clk_in1)		
);	);		
(a) โค้ดที่ได้จ	จาก clock wizard		
entity test_clk is	end component;		
Port ( clk_in,reset :in STD_LOGIC;	begin		
clk_1,clk_2,clk_3,clk_4,locked :	inout clk_wize_0_a_inst: clk_wiz_0		
STD_LOGIC	port map(		
);	reset=> reset ,		
end test_clk;	clk_in1 => clk_in,		
architecture Behavioral of test_clk is	<pre>clk_out1 =&gt; clk_1 ,</pre>		
component clk_wiz_0	clk_out2 => clk_2 ,		
Port (	clk_out3 => clk_3 ,		
clk_in1,reset : in std_logic;	clk_out4 => clk_4		
clk_out1,clk_out2,clk_out3,clk_out4,loc	cked : );		
out std_logic	end Behavioral;		
);			
(b) โค้ดสำหรับการทดสอบ clock wizard			

ร**ูปที่ ข.1** โค้ดที่ได้จากการตั้งค่า clocking wizard และการเรียกใช้งาน

<ul> <li>วงจรหารความถี่ของสัญญาณ clocking wizard</li> </ul>
requency_divider: process (clk_in) begin
if (rst = '1') then
temporal <= '0';
counter <= 0;
elsif rising_edge(clk_in) then
if (counter = 4 ) then
temporal <= NOT(temporal);
counter <= 0;
else
counter <= counter + 1;
end if;
end if;
end process;
clk_out <= temporal;

**รูปที่ ข.2** โค้ด VHDL สำหรับวงจรหารความถี่ในที่มีความถี่เท่ากับความถี่คลื่นพาห์ clk\_out1/10

entity lfsr is	begin
Port ( CLK : in std_logic;	tap_data <= (data_reg(1) xor
RSTn : in std_logic;	data_reg(2)) xor (data_reg(4) xor
data_test_S0 : out std_logic;	data_reg(15));
data_test_S1 : out std_logic;	end process;
data_out : out std_logic_vector(15	stage0: d_flipflop
downto 0));	port map(CLK, RSTn, tap_data,
end lfsr;	data_reg(0));
architecture Behavioral of lfsr is	g0:for i in 0 to 14 generate
component d_flipflop	stageN: d_flipflop
Port ( CLK : in std_logic;	port map(CLK, RSTn, data_reg(i),
RSTn : in std_logic;	data_reg(i+1));
D : in std_logic;	end generate;
Q : out std_logic);	data_test_S0 <= data_reg (0);
end component;	data_test_S1 <= data_reg (9);
signal data_reg : std_logic_vector(15	end Behavioral;
downto 0);	

### วงจร LFSR 16 บิต

signal tap\_data : std\_logic; begin process(CLK)

## ร**ูปที่ ข.3** โค้ด VHDL ของวงจร LFSR 16 บิต

#### • วงจร Mux2:1

```
entity mux 2to1 is
port(
   A,B : in STD LOGIC;
   sel: in STD LOGIC;
   Z: out STD_LOGIC
 );
end mux 2to1;
architecture bhv of mux_2to1 is
begin
process (A,B,sel) is
begin
 if (sel ='0') then
    Z <= A;
else
    Z <= B;
 end if;
end process;
end bhv;
                      รูปที่ ข.4 โค้ดวงจร Mux2:1 ด้วยภาษา VHDL
```

• วงจรบีพีเอสเค มอดูเลเตอร์

entity BPSK_mod is	begin
Port ( clk_in,reset :in STD_LOGIC;	clk_wize_0_a_inst: clk_wiz_0
S0,phase0,phase180,phase90,signal_prbs :	port map(
inout STD_LOGIC;	reset=> reset ,
BPSK_mod : out STD_LOGIC);	clk_in1 => clk_in,

end BPSK_mod;			clk_out1 => phase0 ,
			clk_out2 => phase180 ,
architecture Behavioral of BPSK_mod is			clk_out4 => phase90 ,
			clk_out3 => signal_prbs
component cl	lk_wiz_0		);
Port (			
clk_in1,r	eset : in std_logic;		module_b_inst: mux_2to1
			port map(
clk_out1,clk_c	out2,clk_out3,clk_out4,locke	d : out	A => phase0,
std_logic			B => phase180,
);			sel => 50,
end compone	ent;		Z => BPSK_mod
			);
component r	mux_2to1		
port(			module c inst: PRBS
A,B : in S	STD LOGIC;		port map(
sel: in S	TD LOGIC;	clk => signal prbs,	
Z: out S	TD LOGIC	reset => reset ,	
);			S0 => S0
end component;			);
component F	PRBS		end Behavioral;
Port (			
clk	: in STD_LOGIC;		
reset	: in STD_LOGIC;		
SO	:out std_logic;		
S1	:out std_logic		
);			
end component;			
<b>รูปที่ ข.5</b> โค้ดของวงจรบีพีเอสเค ม		เอดูเลเตอ	วร์ เขียนด้วยภาษา VHDL
• วงจร D Flip Flop		-	
โค้ดของวงจร D Flip Flop		Test Bench ของวงจร D Flip Flop	
library IEEE;		library IEEE;	
use IEEE.STD LOGIC 1164.ALL;		use IEEE.STD LOGIC 1164.ALL;	
use IEEE.STD_LOGIC_ARITH.ALL;		use IEEE.STD LOGIC ARITH.ALL;	
use IEEE.STD_LOGIC_UNSIGNED.ALL;		use IEEE.STD_LOGIC_UNSIGNED.ALL:	

entity DFF is Port ( clk : in std logic; -- Port (); reset : in std logic; end entity; D : in std logic; Q : out std logic); end entity; architecture Behavioral of DFF is begin process(clk) D : in std logic; begin if clk'event and clk='1' then if reset='1' then Q <= '1'; else begin Q <= D; pm DFF :DFF end if; end if; end process; end architecture; begin begin begin

entity Test bench is

architecture Behavioral of Test bench is component DFF is Port ( clk : in std logic; reset : in std logic; Q : out std logic); end component; signal d1,clk1,reset1,qa1,qb1:std logic;

# port map (D => d1, clk => clk data, reset => reset1, Q => Q 1); p1 :process d1 <= '1'; wait for 200ns; d1 <= '0': wait for 200ns: end process; p2: process clk data<='1'; wait for 50 ns; clk data<='0'; wait for 50 ns; end process; p3 : process reset1 <= '1'; wait for 1ns; reset1 <='0'; wait for 1000ns; end process; end architecture;

ร**ูปที่ ข.6** โค้ด VHDL ของวงจร D Flip Flop และโค้ดของการ Test Bench ของวงจร D Flip Flop

Test Bench ของการ samp	ling BPSK_demodulated		
library IEEE;	begin		
use IEEE.STD_LOGIC_1164.ALL;	pm_PRBS :PRBS		
use IEEE.STD_LOGIC_ARITH.ALL;	port map (clk => clk_data,		
use IEEE.STD_LOGIC_UNSIGNED.ALL;	reset => reset1,		
entity Test_bench is	S0 => S0_out,		
Port ( );	S1 => S1_out );		
end entity;	pm_sampling_BPSK_demod		
	:sampling_BPSK_demod		
architecture Behavioral of Test_bench is	port map (clk_carrier => clk_carrier_1,		
component PRBS is	reset => reset1,		
Port (	D => S1_out,		
clk,reset : in STD_LOGIC;	Q => sampling_BPSK_data_1);		
S0,S1 :out std_logic;	p1 :process		
);	begin		
end component;	clk_data <= '1';		
component sampling_BPSK_demod is	wait for 50ns;		
Port (D,clk_carrier,reset :in std_logic;	clk_data <= '0';		
Q :out std_logic);	wait for 50ns;		
end component;	end process;		
signal clk_data:std_logic;	p2: process		
<pre>signal clk_carrier_1 :std_logic;</pre>	begin		
signal reset1 :std_logic;	clk_carrier_1 <= '1';		
signal S0_out :std_logic;	wait for 10ns;		
signal S1_out :std_logic;	clk_carrier_1 <= '0';		
<pre>signal sampling_BPSK_data_1:std_logic;</pre>	wait for 10ns;		
	end process;		
	p3 : process		
	begin		
	reset1 <= '1';		
	wait for 1ns;		
	reset1 <='0';		
	wait for 1000ns;		
	end process;		
	end architecture;		

#### • sampling BPSK demodulated

**รูปที่ ข.7** โค้ด test bench ของแนวคิดการ sampling BPSK\_demodulated ตามแนวคิดรูปที่ 6.41

Test Bench ของการ sai	mpling BPSK_demodulated		
library IEEE;	begin		
use IEEE.STD_LOGIC_1164.ALL;			
use IEEE.STD_LOGIC_ARITH.ALL;	pm_PRBS :PRBS		
use IEEE.STD_LOGIC_UNSIGNED.ALL;	port map (clk => clk_data,		
entity Test_bench is	reset => reset1,		
Port ( );	S0 => S0_out,		
end entity;	S1 => S1_out,		
	clk_90 => clk_data_90,		
architecture Behavioral of Test_bench	S0_delay => S0_delayout		
is	);		
component PRBS is	pm_sampling_BPSK_demod		
Port (	:sampling_BPSK_demod		
clk,reset : in STD_LOGIC;	<pre>port map (clk_carrier =&gt; clk_carrier_1,</pre>		
S0,S1 :out std_logic;	reset => reset1,		
);	D => S1_out,		
end component;	Q => sampling_BPSK_data_1);		
component sampling_BPSK_demod is	pm_procesing_delay :procesing_delay		
Port (D,clk_carrier,reset :in std_logic;	port map (in_process_PRRS_data =>		
Q :out std_logic);	S0_delayout,		
end component;	in_process_BPSK_demodulated		
component procesing_delay is	=> sampling_BPSK_data_1,		
Port ( in_process_PRRS_data,	clk_data_90 => clk_data_90,		
in_process_BPSK_demodulated,	reset => reset1,		
clk_data_90,	out_process_PRBS_data =>		
reset :in std_logic;	out_process_PRBS_data_1,		
out_process_PRBS_data,	out_process_BPSK_demodulated		
out_process_BPSK_demodulated	=> out_process_BPSK_demodulated_1);		
:out std_logic;	p1 :process		
end component;	begin		
	clk_data <= '1';		
signal clk_data:std_logic;	wait for 50ns;		
signal clk_data_90:std_logic;	clk_data <= '0';		

sampling BPSK\_demodulated (ต่อ)

signal clk_carrier_1 :std_logic;
signal reset1 :std_logic;
signal S0_out :std_logic;
signal S0_delayout :std_logic;
signal S1_out :std_logic;
signal
sampling_BPSK_data_1:std_logic;
signal out_process_PRBS_data_1
std_logic;
signal
out_process_BPSK_demodulated_1
:std_logic;

wait for 50ns; end process; p2: process begin clk\_carrier\_1 <= '1'; wait for 10ns; clk\_carrier\_1 <= '0'; wait for 10ns; end process; p3 : process begin reset1 <= '1'; wait for 1ns; reset1 <='0'; wait for 1000ns; end process;

end architecture;

**รูปที่ ข.8** โค้ดของการ test bench ตามแนวคิดรูปที่ 6.43 และรูปที่ 6.44

check\_bit\_error ของสัญญาณ PRBS\_data กับสัญญาณ BPSK\_demod

 Test Bench การcheck_bit_error ของสัญญาณ PRBS_data กับสัญญาณ		
BPSK_demod		
architecture Behavioral of Rx is		p1: process
		begin
component PRBS is		clk1<='1';
Port (		wait for 50 ns;
clk	: in STD_LOGIC;	clk1<='0';
reset	: in STD_LOGIC;	wait for 50 ns;
SO	:out std_logic;	end process;
S1	:out std_logic	p2: process
);		begin
end component;		reset1<='1';
signal clk1 : std_logic;		wait for 10 ns;
signal reset1 : std_logic;		reset1<='0';
signal error_bit :std_logic;		wait for 4000 ns;

signal PRBS_data :std_logic;	end process;
signal BPSK_demod :std_logic;	p3: process
signal xor_check_bit :std_logic;	begin
begin	error_bit<='1';
pm_PRBS : PRBS port map(	wait for 500ns;
clk => clk1,	error_bit<='0';
reset => reset1,	wait for 100 ns;
S0 =>PRBS_data);	end process;
	BPSK_demod <= PRBS_data and
	error_bit;
	xor_check_bit <= PRBS_data xor
	BPSK_demod;
	end Behavioral;

**รูปที่ ข.9** โค้ด VHDL ของการcheck\_bit\_error ของสัญญาณ PRBS\_data กับสัญญาณ BPSK\_demod

 check\_bit\_error ของสัญญาณ PRBS\_data กับสัญญาณ BPSK\_demod ที่เหมือนกับ สัญญาณจริงมีการหลุดล็อก และเข้าล็อก

Test Bench การcheck_bit_error ขอ		่ เองสัญญาณ PRBS_data กับสัญญาณ
BPSK_demod ที่เหมือนกับสัญญาณจริงมีการหลุดล็อก และเข้าล็อก		
architecture Behavioral of Rx is		p1: process
component PRBS is		begin
Port (		clk1<='1';
clk	: in STD_LOGIC;	wait for 50 ns;
reset	: in STD_LOGIC;	clk1<='0';
SO	:out std_logic;	wait for 50 ns;
S1	:out std_logic	end process;
);		p2: process
end component;		begin
		reset1<='1';
component mux_2to1 is		wait for 10 ns;
port(		reset1<='0';
A,B : in STD_LOGIC;		wait for 4000 ns;
sel: in STD_LOGIC;		end process;
Z: out STD_LOGIC		p3: process
);		begin

wait for 500ns;signal clk1 : std_logic;error_bit<='0';signal reset1 : std_logic;wait for 100 nssignal error_bit :std_logic;end process;	
signal clk1 : std_logic;error_bit<='0';signal reset1 : std_logic;wait for 100 nssignal error_bit :std_logic;end process;	
signal reset1 : std_logic; wait for 100 ns	
signal error hit std logic	
signal error_bit_demod :std_logic; p4: process	
signal PRBS_data :std_logic; begin	
signal PRBS_data_outphase : std_logic; error_bit_demod <='0';	
signal BPSK_demod :std_logic; wait for 500ns;	
signal BPSK_demod_real :std_logic; error_bit_demod <='1';	
signal xor_check_bit :std_logic; wait for 600ns;	
signal check_bit :std_logic; wait for 100ns;	
begin error_bit_demod <='0';	
pm_PRBS : PRBS port map( error_bit_demod <='0';	
clk => clk1, wait for 2300ns;	
reset => reset1, error_bit_demod <='1';	
S0 =>PRBS_data); wait for 600ns;	
pm_mux_2to1A : mux_2to1 port map( wait for 100ns;	
sel => error_bit_demod, error_bit_demod <='0';	
A => PRBS_data, wait;	
B => PRBS_data_outphase, end process;	
Z => BPSK_demod_real); BPSK_demod <= PRBS_data	and
error_bit;	
PRBS_data_outphase <= not PRBS_d	ata;
xor_check_bit <= PRBS_data	xor
BPSK_demod;	
check_bit <= PRBS_data	xor
BPSK_demod_real;	
end Behavioral;	

**รูปที่ ข.10** การจำลองโค้ด VHDL การcheck\_bit\_error ของสัญญาณ PRBS\_data กับสัญญาณ BPSK\_demod ที่เหมือนกับสัญญาณจริงมีการหลุดล็อก และเข้าล็อก

## วงจรนับของจำนวนบิตที่ผิด

วงจรนับของจำนวนบิตที่ผิด	
library IEEE;	architecture Behavioral of counter is

use IEEE.STD_LOGIC_1164.ALL;	begin
use IEEE.STD_LOGIC_ARITH.ALL;	process (clk)
use IEEE.STD_LOGIC_UNSIGNED.ALL;	begin
	if clk='1' and clk'event then
entity counter is	if CE = '1' then
port(clk: in STD_LOGIC;	y <= y + 1;
CE: in STD_LOGIC;	else
y: inout natural range 0 to 1000000	y <= y;
);	end if;
end entity ;	end if;
	end process;
	end architecture;

รูปที่ ข.11 โค้ด VHDL ของวงจรนับจำนวนบิตที่ผิด

## วงจรนับหารความถื่

วงจรนับหารความถี่		
entity clk_div is	begin	
Port (	process(clk,reset)	
clk : in STD_LOGIC;	begin	
reset : in STD_LOGIC;	if(reset='1') then	
count_bit_error : in integer range 0 to	count<=1;	
1000000 := 0;	tmp<='0';	
clk_out: out STD_LOGIC	elsif(clk'event and clk='1') then	
);	count <=count+1;	
end clk_div;	if (count =count_bit_error/2) then	
architecture Behavioral of clk_div is	tmp <= NOT tmp;	
signal count: integer:=1;	count <= 1;	
signal tmp : std_logic := '0';	end if;	
begin	end if;	
	clk_out <= tmp;	
	end process;	
	end Behavioral;	

**รูปที่ ข.12** โค้ด VHDL ของวงจรหารความถี่ของจำนวนบิตผิด

วงจรมัลติเพล็กซ์เซอร์4:1

โค้ด VHDL ของวงจรมัลติเพล็กซ์เซอร์	
library IEEE;	architecture bhv of mux_4to1 is

use IEEE.STD_LOGIC_1164.ALL;	begin
use IEEE.STD_LOGIC_ARITH.ALL;	process (A,B,C,D,Sel0,Sel1) is
use IEEE.STD_LOGIC_UNSIGNED.ALL;	begin
entity mux_4to1 is	if (Sel0 ='0' and Sel1 = '0') then
port(	Z <= A;
	elsif (Sel0 ='0' and Sel1 = '1') then
A,B,C,D : in STD_LOGIC;	Z <= B;
Sel0,Sel1: in STD_LOGIC;	elsif (Sel0 ='1' and Sel1 = '0') then
Z: out STD_LOGIC	Z <= C;
);	else
end mux_4to1;	Z <= D;
	end if;
	end process;
	end bhv;

ร**ูปที่ ข.13** โค้ด VHDL ของวงจรมัลติเพล็กซ์เซอร์

# แนวคิด BER ของระบบกู้คืนสัญญาณคิวพีเอสเค

Test Bench การจำลองฟังก์ชันของแนวคิด BE		BER ของระบบกู้คืนสัญญาณคิวพีเอสเค แบบ
เฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป รูปที่ 6.69		
architecture Behavioral of RX is		pm_clk_div : clk_div port map(
component PRBS is		clk => clk1,
Port (		reset => reset1,
clk	: in STD_LOGIC;	
reset	: in STD_LOGIC;	clk_out => clk_out1);
SO	:out std_logic;	p1: process
S1	:out std_logic	begin
);		clk1<='1';
end compon	ent;	wait for 50 ns;
component mux_2to1 is		clk1<='0';
port(		wait for 50 ns;
A,B : in STD_LOGIC;		end process;
sel: in STD_LOGIC;		p2: process
Z: out STD_LOGIC		begin
);		reset1<='1';
end component;		wait for 10 ns;
		reset1<='0';
component counter is		wait for 30000 ns;

port( end process; clk: in STD LOGIC; CE: in STD LOGIC; begin y: inout natural range 0 to 1000000 ): end component; component clk div is Port ( clk : in STD LOGIC; begin reset : in STD LOGIC; count bit error : in integer range 0 to 1000000 := 0;clk out: out STD LOGIC ); end process; end component; signal clk1 : std logic; begin signal reset1 : std logic; signal error bit0 :std logic; signal error bit1 :std logic; signal error bit demod0 :std logic; signal error bit demod1 :std logic; signal PRBS data0 :std logic; signal PRBS data1 :std logic; signal BPSK demod real0 :std logic; signal BPSK demod real1 :std logic; signal xor check bit ber0 :std logic; signal xor check bit count0 :std logic; signal xor check bit ber1 :std\_logic; signal xor\_check\_bit\_count1 :std\_logic; signal xor check bit count sum :std logic; begin signal PRBS data outphase0 :std logic; signal PRBS data outphase1 :std logic; signal BPSK demod0 :std logic; signal BPSK demod1 :std logic; wait for 900ns;

p3: process error bit0<='1'; wait for 500ns; error bit0<='0'; wait for 100 ns; end process; p4: process error bit1<='1'; wait for 800ns; error bit1<='0'; wait for 100 ns: p5: process error bit demod0 <='0'; wait for 500ns; error bit demod0 <='1';wait for 600ns; wait for 100ns; error bit demod0 <='0'; error bit demod0 <= 0';wait for 2300ns; error bit demod0 <='1';wait for 600ns; wait for 100ns; error bit demod0 <= 0';end process; p6: process error bit demod1 <='0'; wait for 800ns; error bit demod1 <='1';
signal clk_out1 :std_logic;	wait for 100ns;
signal count_out :natural range 0 to	error_bit_demod1 <='0';
1000000;	error_bit_demod1 <='0';
	wait for 2600ns;
begin	error_bit_demod1 <='1';
pm_PRBS : PRBS port map(	wait for 900ns;
clk => clk1,	wait for 100ns;
reset => reset1,	error_bit_demod1 <='0';
S1 => PRBS_data1,	end process;
S0 =>PRBS_data0);	BPSK_demod0 <= PRBS_data0 and
pm_mux_2to1A : mux_2to1 port map(	error_bit0;
sel => error_bit_demod0,	PRBS_data_outphase0 <= not
A => PRBS_data0,	PRBS_data0;
B => PRBS_data_outphase0,	xor_check_bit_ber0 <= PRBS_data0 xor
Z => BPSK_demod_real0);	BPSK_demod_real0;
pm_mux_2to1B : mux_2to1 port map(	xor_check_bit_count0 <= PRBS_data0
<pre>sel =&gt; error_bit_demod1,</pre>	xor BPSK_demod0;
A => PRBS_data1,	
<pre>B =&gt; PRBS_data_outphase1,</pre>	BPSK_demod1 <= PRBS_data1 and
Z => BPSK_demod_real1);	error_bit1;
pm_counter : counter port map(	PRBS_data_outphase1 <= not
clk => clk1,	PRBS_data1;
CE => xor_check_bit_count_sum,	xor_check_bit_ber1 <= PRBS_data1 xor
y => count_out);	BPSK_demod_real1;
	xor_check_bit_count1 <= PRBS_data1
	xor BPSK_demod1;
	xor_check_bit_count_sum <=
	xor_check_bit_count0 or
	xor_check_bit_count1;
	end Behavioral;

ร**ูปที่ ข.14** Test Bench การจำลองฟังก์ชันของแนวคิด BER ของระบบกู้คืนสัญญาณคิวพีเอสเค แบบเฟสเดียว ลูปเดียว บนพื้นฐานเฟสล็อกลูป

# ภาคผนวก ค. การตีพิมพ์เผยแพร่ผลงานวิจัย

- ECTI-CON 2021 – Smart Electrical Systems & Technology

## Single-Phase, Single-Loop PLL-Based BPSK, QPSK, 8-PSK Demodulators

Chutpipat Chaichomnan and Phanumas Khumsat<sup>\*</sup> Department of Electrical Engineering Faculty of Engineering, Prince of Songkla University Hat-Yai, Songkhla, Thailand: <sup>\*</sup>phanumas.k@psu.ac.th

Abstract— A general single-phase/single-loop PLL-based m-PSK demodulator is described. The demodulator employs a rising-edge RS flip-flop as a phase detector because of its linear <hr/>-phase difference>/-average output voltage> over a  $0-2\pi$  phase difference. This flip-flop characteristic helps simplify the phase controller design and make it truly modular. The phase controller basically explores a sub-ranging/re-scaling technique similar found in a typical ADC converter. The proposed principle has been implemented with discrete components around 74HCT4046 for demodulating BPSK, QPSK and 8-PSK signals. The modulator prototypes operate under a single supply of 5V achieving a maximum data rate of 40kbps at a carrier frequency around 120-kHz. Experimental comparison with a widely-used Costas-Loop BPSK demodulator suggests that the proposed structure offers a competitive performance.

Keywords—BPSK; QPSK; 8-PSK; m-PSK; demodulator, PLL, Costas loop, single phase, single loop

I. INTRODUCTION

Phase shift keying (PSK) signals such as BPSK and QPSK have been essentially important in modern digital wireless and wire-line communications that support vast ranges of applications such as internet of things (IoT), mobile/smart devices, automobiles, biomedicals, etc. Modern mixed-signal PLL-based BPSK and QPSK demodulator structure mostly relies on the Costas Loop [1], [2] that has a profound impact on digital communications [3]. The architecture is still highly active and it (or its variants) can be found in modern circuits and systems related to digital data communication receivers [4-9]. A non-PLL-based BPSK demodulator with all-digital circuit offers a very competitive performance in term of energy per bit [10], however, the structure is rather limited to BPSK demodulation and it cannot easily be extended for QPSK, 8-PSK or *m*-PSK demodulation. In Costas Loop, the voltagecontrolled oscillator (VCO)'s phase accuracy is of prime important in achieving reasonably good performance on BPSK and QPSK demodulation. The high precision of the 90-degree phase difference usually poses a challenge in a quadrature VCO design for a high-speed system.

In this work, an alternative architecture employing a singlephase VCO is introduced for BPSK, QPSK and 8-PSK demodulation. This helps relax the VCO design, especially if it is in an integrated form. The structure is very simple and it can be modularly extended for demodulating any *m*-PSK signal. At the preliminary stage, these proposed demodulator architectures have been successfully verified with measurement using low-cost, discrete implementation.

### II. BASIC PRINCIPLE OF PLL-BASED DEMODULATION FOR M-PSK SIGNAL

It is widely known that the BPSK, QPSK, 8-PSK or m-PSK

Apisak Worapishet Mahanakhon Microelectronic Research Center Mahanakhon University of Technology Nong-Chok, Bangkok, Thailand



Fig. 1 A conceptual PLL-based structure for *m*-PSK demodulation with a phase controller (PhCtrl).

signals (with a carrier frequency of  $\omega_i$ ) can be demodulated simply by performing phase comparison between the modulated signal and a synchronized signal (generated from an oscillator) whose frequency (= $\omega_i$ ) and phase is unchanged regardless of any data symbol change. The phase comparator's output signal can then be used to distinguish among these symbols by various means such as different pulse widths, different duty cycles, etc.

In practice, it thus firstly requires a voltage-controlled oscillator (VCO) to track and lock the input carrier frequency, a. After frequency locking at a particular a, the VCO's phase  $\phi_0$  has to remain unchanged for the rest of all data periods while the necessary phase comparison has to be simultaneously carried. Phase-locked loop (PLL) technique is one of the most popular strategies for achieving frequency locking. However, to extend the PLL technique for *m*-PSK demodulation, the VCO's input, *VCO<sub>in</sub>* voltage has to stay quietly undisturbed after initial frequency lock so that the VCO's output phase can remain unchanged. This PLL-based *m*-PSK demodulation concept can be depicted in Fig. 1 where a phase controller (PhCtr) has been inserted between the loop filter and the VCO to keep *VCO<sub>in</sub>* solidly fixed even if the output of the loop filter u(t) varies according to the locked frequency complying with the VCO's characteristic. Each level of the analog signal u(t) uniquely represents specific data symbol which has to be further decoded so the digital bits can be fully recovered.

One of the most widely used BPSK, QPSK demodulators are based on Costas loop [1, 2]. Since its introduction in 1965, it has gained popularity until today [4-9]. The Costas loop BPSK/QPSK demodulators also relies on the aforementioned demodulation principle but with a quadrature VCO providing more than one signal, e.g.,  $u_1(t)$ ,  $u_2(t)$ , ...,  $u_n(t)$  fed into the phase controller (a linear multiplier as in the case for BPSK) as the structure in Fig. 1 extended into Fig. 2(a). The BPSK and QPSK demodulators based on Costas loop with a quadrature oscillator are respectively shown in Fig. 2(b), (c) [1, 2].

978-0-7381-1127-8/21/\$31.00 ©2021 IEEE

821

Authorized licensed use limited to: STMicroelectronics international NV. Downloaded on November 23,2021 at 03:32:57 UTC from IEEE Xolore. Restrictions apply





DEMODULATORS

### A. Demodulation Principle

In this work, a single-phase VCO can be employed for BPSK, QPSK, 8-PSK or m-PSK demodulation by exploiting the rising-edge RSFF's characteristic shown in Fig. 3(a). Its average-output voltage, { $v_y$ } vs phase difference,  $\Delta\phi$  characteristic in Fig. 3(b) indicates a repeating linear relation between { $v_y$ } = 0 and  $V_{DD}$  over  $\Delta\phi = 2n\pi$  to  $2(n+1)\pi$  radians where  $n = 0, \pm 1, \pm 2, ....$ 

The phase controller operates differently on  $\{v_y\}$  depending on a particular order of phase-shifting modulation as depicted in Fig. 4. On the first graph of Fig. 4(a) and Fig. 4(b), the data symbols of the *m*-PSK signal (represented by the unique  $\{v_y\}$ level) are placed with equal voltage and phase spacing's of  $V_{DD}/m$  and  $2\pi/m$  radians with m = 2 and 4 for BPSK and QPSK, respectively. The phase controller has to operate on these  $\{v_{y}\}$  positions such that all the different data symbol levels on the  $\{v_y\}-\Delta\phi$  graph, have to be mapped to the same level, that is,  $\{v_y\}$  is turned into  $\{v_z\}$  and fed into  $VCO_{in}$ . This essentially restricts VCO<sub>in</sub> not to experience any significant change so the VCO's phase remains undisturbed after the initial frequency lock. Consider the BPSK scenario in Fig. 4(a),  $\{v_y\}$  is compared with a reference voltage  $V_{ref} = V_{DD}/2$ . If  $\{v_y\}$ is higher than  $V_{DD}/2$ ,  $\{v_z\}$  could be obtained by subtracting  $\{v_y\}$ with  $V_{DD}/2$  before multiplying by 2 to a full range (re-scaling) and turn into  $\{v_2\}$ . The re-scaling processing is to make sure that  $\{v_i\}$  stays at  $V_{DD}/2$  for locking at the VCO's center frequency. This "compare-select-subtract-rescaling" process essentially resembles a well-known sub-ranging/re-scaling step in ADC data conversion. This can be described by

$$\{v_z\} = 2\{v_y\}, \ 0 \le \{v_y\} \le \frac{v_{DD}}{2}$$
(1a)

$$\{v_z\} = 2\left[\{v_y\} - \frac{v_{DD}}{2}\right], \ \frac{v_{DD}}{2} \le \{v_y\} \le V_{DD}$$
 (1b)

for a BPSK phase controller. This 1-bit sub-ranging/re-scaling process can be recursively repeated for QPSK, 8-PSK or



Fig. 4 Average voltages vs phase difference with sub-ranging/re-scaling for phase control. The voltage  $\{v_2\}$  is applied to  $VCO_m$ .

*m*-PSK demodulation where 2, 3 or  $log_2(m)$  identical stages are needed. Moreover, because the phase controller still preserves the PLL's loop dynamic, if the carrier frequency changes, the phase controller would automatically set the voltage  $\{v_z\}$  and  $VCO_{in}$  to the new value to attain frequency tracking as shown by the tilted arrows in Fig. 4(a), (b). In this way, the frequency tuning can be achieved for this m-PSK demodulator similar to the conventional PLL. Time-domain signaling of the phase control is also illustrated in Fig. 4(c) for QPSK demodulation.

The phase controlling operations with a 1-bit sub-ranging/re-scaling process can be conceptually implemented with ideal building blocks shown in Fig. 5(a) for BPSK, QPSK where Fig. 5(b) is the extended version for m-PSK demodulation. It is also important to note that the digital data bits  $b_0$ ,  $b_1$ ,...,  $b_{\log 2(m)+1}$  can be retrieved from the comparator's output inside an individual sub-ranging stage. Alternatively,

Authorized licensed use limited to: STMicroelectronics international NV. Downloaded on November 23,2021 at 03:32:57 UTC from IEEE Xplore. Restrictions apply.



(c) (left) QPSK demodulator with a 2-bit flash ADC (no clock), a multiplexer, a subtractor and a ×4 multiplier for phase control, (right) extended to an *m*-PSK demodulator using one log<sub>2</sub>(*m*)-bit flash sub-ranging step

Fig. 5 A conceptual PLL-based BPSK, OPSK, m-PSK demodulators with a single-phase VCO

instead of using  $\log_2(m)$  stages of 1-bit sub-ranging step, only one stage of  $\log_2(m)$ -bit flash sub-ranging step can be employed as an example for QPSK in Fig. 5(c) where a 2-bit flash ADC (no clock) is utilized with an analog 4-to-1 multiplexer and a ×4 multiplier. The output bits from the ADC select one reference voltage level for subtraction before rescaling by a factor of four to a full range for VCO's input. This flash sub-ranging/re-scaling method can be simply extended for an m-PSK signal with a  $log_2(m)$ -bit flash ADC and a corresponding m-to-1 multiplexer. The phase control equation (1) for  $\{v_z\}$  can be modified for *m*-PSK demodulation using only one  $log_2(m)$ -bit flash sub-ranging step as

$$\{v_z\} = m \left\{ \{v_y\} - \left(\frac{k}{2} + 1\right) \frac{v_{DD}}{m} \right\}$$
(2)

for  $k \frac{v_{DD}}{m} \le \{v_y\} \le (k+1) \frac{v_{DD}}{m}$ , with k = 0, 1, 2, ... m. The multiplying factor "m" is for re-scaling. It is fairly obvious that various combinations between different numbers of the 1-bit and the multi-bit flash sub-ranging/rescaling steps can be used for *m*-PSK demodulation. Generally for *m*-PSK demodulator, we simply need a  $log_2(m)$ -bit sub ranger with appropriate rescaling step. However if we need to mix between 1-bit subranger and its flash-type counterpart,

p steps of a 1-bit sub-ranger and q steps of a  $\log_2(m/2^{(p-q)})$ -bit flash sub-ranger (3)

with proper re-scaling is needed. Note also that a single q-bit flash sub-ranger is equivalent to q stages of a 1-bit sub-ranger. Loop dynamic design of this single-phase m-PSK demodulator is fairly simple owing to a single-loop structure. A typical loop filter design technique and strategy for a type-I PLL (phase/gain margins, root locus, pole/zero placement, etc.) can be directly applied to the proposed structure. Ideally, the phase detector's  $\{v_y\} - \Delta \phi$  slope,  $K_D = V_{DD}/2\pi$  and the phase

controller's constant  $K_{PC} = m$  (to the first order) for *m*-PSK demodulator. The loop-gain equation, LG(s) can be written as

 $LG(s) = K_D F(s) K_{PC} G(s) K_0 = m \frac{V_{DD}}{2\pi} K_0 F(s) G(s)$ (4) with  $K_0$  being the VCO's voltage-to-frequency conversion gain where F(s) and G(s) are filter transfer functions before and after the phase controller. The design flexibility has to be managed by pole and zero placement from the filter transfer functions F(s) and G(s).

### B. Realization with Discrete Components

The demodulators can be preliminarily realized with discrete components centered around CD74HCT4046 IC which contains a rising-edge RSFF and VCO. The main purpose is to verify functionality of the proposed concept without any concern on the performance for modern applications. The 1-bit sub-ranging and  $\times$ 2-re-scaling circuit from (1a) and (1b) is implemented with a comparator (LM339), a difference amplifier (LM324), an analog multiplexer, ANLG MUX (MC14051) as shown in Fig. 6. The comparator's output selects a constant DC voltage level either 0V or  $V_{DD}/2$  and fed to the difference amplifier with a gain of two. The implementation of Fig. 6 can be easily extended for a  $\log_2(m)$ bit flash sub-ranging stage as realized in Fig. 7.

#### IV. SYSTEM VERIFICATION WITH EXPERIMENTS

Functionality of the proposed single-phase/single-loop BPSK, QPSK and 8-PSK demodulators is successfully verified with measurements as depicted in Fig. 8. It can be seen that an individual voltage level from the loop filter  $\{v_{y}\}$  uniquely represents the specific data symbol. In practice, this  $\{v_y\}$  signal needs to be further decoded for recovering digital bits as suggested in Fig. 1. It can also be seen in Fig. 8(a)-(c) for BPSK and QPSK that the VCOin signals look well undisturbed, hence the VCO output signal's phase can be maintained.

Authorized licensed use limited to: STMicroelectronics international NV. Downloaded on November 23,2021 at 03:32:57 UTC from IEEE Xplore. Restrictions apply.

### 4 - ECTI-CON 2021 – Smart Electrical Systems & Technology



Fig. 7 Implementation of a log2(m)-bit flash sub-ranging stage



BPSK demodulator: =original 1-bit data,  $Ch3=\{v_y\}$ , =  $VCO_{in}$ Ch1=







(c) QPSK with 1 step of 2-bit flash sub-ranging/re-scaling: Ch1, Ch2= 2-bit data, Ch3= $\{v_y\}$ , Ch4 =  $VCO_m$ 

(d) 8-PSK demodulator with one 3bit flash sub-ranging: Ch1, Ch2, Ch3= 3-bit data, Ch4 =  $\{v_y\}$ 

CHR HA-A GAEV CHB Fac Belles



The QPSK demodulation results in Fig. 8(b), (c) resemble what has been predicted in Fig 4(c). Moreover, the  $VCO_m$  level is adjustable with the carrier frequency reported as a lock range in Table I and II.

A Costas-loop BPSK demodulator has also been built for comparison purpose with an XOR phase detector and a Gilbert multiplier cell as a linear multiplier. Comparison on BPSK demodulation is summarized in Table I. The maximum data rate of the BPSK, QPSK and 8-PSK demodulator prototypes is around 40kbps for a carrier frequency of 120kHz as shown in Table II. A bit-error-rate (BER) from the demodulators has also been simulated with MATLAB Simulink as depicted in Fig. 9.

### V. CONCLUSION AND DISCUSSION

The BPSK, QPSK, 8-PSK and m-PSK demodulator architectures employing a single-phase VCO have been proposed. As a rising-edge RSFF being used as a phase detector, numbers of 1-bit and multi-bit flash sub-ranging/rescaling steps can be combined with proper re-scaling to perform a phase controlling operation. This essentially limits the  $VCO_m$  to sense any significant voltage swing and the phase consequently is preserved after the initial frequency lock. The concept has been experimentally verified with discrete-circuit implementation. The proposed architecture can be further



Fig. 9 Bit-error rate (BER) from MATLAB Simulink\*.

 Table I BPSK demodulator performance comparison with discrete implementation, both with  $V_{DD}$  = 5V.

1 00 eff. 107	Costas loop	This work
Carrier frequency:	751-11-7	115647
+ Tuning (look) range	64 01 2kHz	101 75 104 751/117
+ Tuning (lock) range	04-91.2KHZ	101.73-124.75KHZ
Max. data rate	16kbps	40kbps
VCO's phases	Quadrature (0°/90°)	Single phase
Power consumption	433mW	140mW

Table II Measured performance of discrete single-phase BPSK, QPSK

	BPSK With 1 stage of 1-bit sub- ranging step	QPSK		8-PSK
		With 2 stages of 1-bit sub- ranging step	With 1 stage of 2-bit flash sub- ranging step	With 1 stage of 3-bit flash sub- ranging step
Carrier freq .:				
+Tuning	101.75-	110.40-	117.40-	111.80-
(Lock) range	124.75kHz	117.30kHz	123.30kHz	115.90kHz
+Capture	102.50-	110.80-	118.80-	112.45-
range	123.90kHz	116.70kHz	122.70kHz	114.70kHz
Max. data rate	40kbps	20ksymb/s = 40kbps	20ksymb/s = 40kbps	13ksymb/s = 39kbps
Power cons.	140mW	156mW	160mW	192mW

modified to operate with a multi-phase VCO and multiple RSFF's for parallel multi-phase comparisons. Also, other types of phase detector such as XOR, phase-frequency detector (PFD), etc. can also be used. Moreover, the corresponding alldigital-circuit or the time-domain version of the proposed demodulator can also be realized where all of the signal processing is carried out in a *time* domain as usually found in an all-digital PLL (ADPLL). All these works will be reported in another literature

### REFERENCES

- [1]
- [2]
- [3]
- [4]
- [5]
- [6]
- [7]
- another literature: **DEFENCES**P. Costas, "Synchronous communications," *Proceedings of the IRE*, Vol. 44, no. 12), pp. 1713–1718, 1956.
  M. K. Simon, 'Optimum Receiver Structures for Phase-Multiplexe Modulations," *IEEE Trans. on Communications*, Vol. 26, No. 6, 1978.
  D. P. Taylor, "Introduction of "Synchronous Communications": A Classic Paper by John P. Costas, "Proceedings of the IEEE, Aug. 2002.
  Z. Luo and S. Sonkusale, "A Novel BPSK Demodulator for Biological Impants," *IEEE Trans. on Circuits and Systems I*, July 2008.
  S.-J. Huang, Y.-C. Yeh, H.W., P.-N. Chen, and J. Lee, "W-Band BPSK and QPSK Transceivers With Costas-Loop Carrier Recovery in 65-am CMC Stechnology," *IEEE J. Solid-State Circuits*, Noc. 2005.
  H. Cho et al., "A 52 mW IEEE 802.15.6 HBC Standard Compatible Transceiver With Power Efficient Delay-Locked-Loop Based BPSK Demodulaton," *IEEE J. Solid-State Circuits*, Nac. 2016.
  H. Cho et al., "A 79 pJ/b 80 Mb/s Full-Duplex Transceiver and a 42.5 µW 100 kb/s Super-Regentive Transceiver for Body Channel Communication," *IEEE J. Solid-State Circuits*, Nac. 2016.
  C. Cheng et al., "A Fully Integrated 16-Channel Closed-Loop Neural-Posthet CMOS Soc With Wireless Power and Bidirectional Data Poster for KoloS Soc With Wireless Power and Bidirectional Data Poster for CMOS Soc With Wireless Power and Bidirectional Data Poster for Solid-State Circuits, Nov. 2018.
  Jaeun Jang et al., "A Fully Integrated 16-Channel Closed-Loop Neural-Posthet CMOS Soc With Wireless Power and Bidirectional Data Poster for Solid-State Circuits, Nov. 2018.
  Jaeun Jang et al., "A Fully Integrated Soc Moreal Bidirectional Pater Poster for Chole State Circuits, Nov. 2018.
  Jaeun Jang et al., "A Fully Date Pater Modelator," *IEEE Solid-State Circuits*, Nov. 2018.
  Jaeun Jang et al., "A Fully Date Pater Modelator," IEEE Solid-State Circuits, Nov. 2019.
  C. Lo and H-C. Hong, "A 0.9 µ/b, Reference Clock Free,
- [9]
- [10]

Authorized licensed use limited to: STMicroelectronics international NV. Downloaded on November 23,2021 at 03:32:57 UTC from IEEE Xplore. Restrictions apply.

# ประวัติผู้เขียน

ชื่อ สกุล	นาย ฉัตรพิพัฒน์	ชัยชำนาญ	
รหัสประจำตัวนักศึกษา	6110120089		
วุฒิการศึกษา			
ວຸໝີ		ชื่อสถาบัน	ปีที่สำเร็จการศึกษา
วิศวกรรมศาสตร	บัณฑิต	มหาวิทยาลัยสงขลานครินทร์	2559
(สาขาวิศวกรรมไ	ฟฟ้า)		

# ทุนการศึกษา

ทุนอุดหนุนการวิจัยเพื่อวิทยานิพนธ์ บัณฑิตวิทยาลัย มหาวิทยาลัยสงขลานครินทร์ ทุนศิษย์ก้นกุฏิ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยสงขลานครินทร์

## การตีพิมพ์เผยแพร่ผลงาน

[1] C. Chaichomnan, P. Khumsat, and A. Worapishet, "Single-Phase, Single-Loop PLL-Based BPSK, QPSK, 8-PSK Demodulators," in 2021 18th International Conference on Electrical Engineering/Electronics, Computer, Telecommunications and Information Technology (ECTI-CON), May 2021, pp. 821–824. doi: 10.1109/ECTI-CON51831.2021.9454858.