


บทที่ 3

ระเบียบวิธีจัย

เนื้อหาในบทนี้ อธิบายถึงแนวคิดเบื้องต้น ทฤษฎีที่นำมาประยุกต์ใช้ สถาปัตยกรรมของวงจร เทคนิคการตัดสินใจจุดออกแบบที่เหมาะสม อัลกอริทึมในการสังเคราะห์ FSMs จาก DFGs

3.1 แนวคิด

โครงการวิจัยนี้มีจุดประสงค์เพื่อแก้ปัญหารือจำกัดของวงจรซิงโครนัสที่ได้อธิบายใน บทที่ 2 ความเร็วของวงจรที่ได้ต้องไม่ถูกจำกัดโดยเส้นทางเดินของสัญญาณที่ยาวที่สุด โครงการวิจัยนี้จะนำเสนอบริการสังเคราะห์ FSMs ที่ไม่ถูกจำกัดโดยเส้นทางเดินของสัญญาณที่ยาวที่สุดจาก DFG บริการสังเคราะห์จะเป็นลำดับขั้นตอน (systematic method) ซึ่งสามารถนำไปพัฒนาเป็นซอฟต์แวร์ ช่วยออกแบบได้ FSMs ที่ได้จะต้องมีประสิทธิภาพดีที่สุด กล่าวคือ มีจำนวนสเตปน้อย และใช้ค่า สัญญาณนาฬิกาที่เหมาะสม เพื่อที่จะให้การสังเคราะห์วงจรทำได้ง่ายและวงจรควบคุมที่ได้มีขนาดเล็ก และทำงานเสร็จภายในเวลาอันรวดเร็ว (มีสแลคในแต่ละโอลีโอเรชันน้อย) แนวความคิด พื้นฐานแสดงดังรูปที่ 3.1



รูปที่ 3.1: The transformed DFG and its corresponding time step and FSM.


เนื่องจากในการออกแบบวงจรได้ ผู้ออกแบบมีข้อมูลว่าแต่ละโอลิปอเรชันมีเวลาดำเนินการ เป็นเท่าไร ดังนั้นเวลาที่แต่ละโอลิปอเรชันเริ่มต้นดำเนินการ (start time) และเวลาที่จบการดำเนินการ (end time) ย่อมสามารถถูกคำนวณได้ รูปที่ 3.1(a) แสดงเวลาเริ่มต้นและเวลาจบการดำเนินการ ของแต่ละโอลิปอเรชันซึ่งได้จากการคำนวณที่ไม่คำนึงถึงขั้นเวลา กล่าวคือเวลาเริ่มต้นและเวลาจบที่สามารถเริ่มต้นและจบได้เร็วที่สุดเท่าที่จะเป็นไปได้ถูกกำหนดให้แต่ละโอลิปอเรชัน จากรูปที่ 3(a) ขั้นเวลาอันใหม่ถูกกำหนดได้ดังรูปที่ 3.1(b) และ FSM สำหรับขั้นเวลาอันใหม่นี้ถูกสร้างขึ้นมาใหม่ได้ดังรูปที่ 3.1(c) สังเกตได้ว่า FSM นี้มีเพียง 6 สเตท และมี cycle time เพียง 12ns เท่านั้น นอกจากนี้ จะเห็นว่าโอลิปอเรชันหนึ่ง ๆ ไม่จำเป็นต้องเริ่มดำเนินการและจบดำเนินการภายในขั้นเวลาอันเดียวกัน ตัวอย่างเช่น โอลิปอเรชัน 02 เริ่มดำเนินการที่ขั้นเวลา T0 แต่ไปจบการดำเนินการที่ ขั้นเวลา T2 และยังไปกว่านี้จะสังเกตเห็นว่าโอลิปอเรชันที่ตามหลัง (successor) สามารถเริ่มต้นได้ทันทีทันใด โอลิปอเรชันที่นำหน้า (predecessor) จะการดำเนินการ ด้วยคุณสมบัติที่กล่าวมานี้เอง FSM ที่ได้ จากการที่เสนอโดยโครงงานนี้ควรจะทำงานได้เร็วโดยไม่ถูกจำกัดโดยเส้นทางเดินของสัญญาณที่ ยาวที่สุด

แนวคิดในโครงงานวิจัยนี้แตกต่างจากระเบียนวิธีอื่นที่มีอยู่อย่างลึกซึ้ง ระเบียนวิธีอื่นทำการ คำนวณหาค่าสัญญาณนาฬิกา หรือให้นักออกแบบเป็นคนกำหนดเองก่อนทำการสังเคราะห์ที่ ระดับสูงเพื่อให้ได้ว่าจุดควบคุมอย่างไร ทั้งนี้เนื่องจากระเบียนวิธีเหล่านี้จำเป็นต้องใช้ค่าสัญญาณ นาฬิกาอ้างอิงตลอดการสังเคราะห์ ดังนั้นการสังเคราะห์จึงถูกจำกัดด้วยสัญญาณนาฬิกานี้ ในทาง ตรงข้ามระเบียนวิธีในโครงการวิจัยนี้ทำการสังเคราะห์วงจรที่ระดับสูงก่อนโดยไม่คำนึงถึงสัญญาณ นาฬิกา เมื่อได้จุดออกแบบที่เหมาะสมจะทำการคำนวณหาค่าสัญญาณนาฬิกา วิธีการนี้ให้วงจรที่มี ประสิทธิภาพมากเมื่อเทียบกับระเบียนวิธีอื่นดังรายละเอียดที่สามารถพิสูจน์ได้ต่อไปนี้

3.2 สถาปัตยกรรมของวงจรเป้าหมาย

โครงการวิจัยนี้เสนอสถาปัตยกรรมของวงจรดังรูปที่ 3.2 วงจรประกอบด้วยสองส่วนคือ ส่วน ควบคุม (control) และส่วนดาต้าพาท (datapath) ส่วนควบคุมเป็นวงจร FSM ที่ถูกสังเคราะห์โดย ระเบียนวิธีที่นำเสนอในโครงการนี้ ส่วนดาต้าพาทสามารถถูกสังเคราะห์โดย CAD ทั่วไป ในที่นี้ สมมติว่าแต่ละโมดูลในส่วนดาต้าพาทได้ถูกสังเคราะห์ให้เรียบร้อยแล้ว ประกอบด้วย วงจรฟังก์ชัน (คณิตศาสตร์ โลจิก เป็นต้น) สำหรับการคำนวณ รีจิสเตอร์สำหรับเก็บข้อมูล มัลติเพลกเกอร์สำหรับใน กรณีมีการใช้งานฟังก์ชันร่วมกันของหลายโอลิปอเรชัน เป็นต้น และในที่นี้เพื่อลดความยุ่งยากของ อัลกอริทึม และความซับซ้อนของการต่อสาย (interconnection) แต่ละฟังก์ชันจะมีรีจิสเตอร์ของ

ตัวเอง กล่าวคือจะไม่มีผลติเพลกเซอร์หน้ารีจิสเตอร์นั้นเอง แต่ละโมดูลมีพารามิเตอร์ เวลาทำงาน (execution time) และขนาดวงจร (area) พารามิเตอร์เหล่านี้มีความสำคัญต่อการวิเคราะห์เพื่อให้ได้วงจรควบคุมที่มีประสิทธิภาพ



รูปที่ 3.2: สถาปัตยกรรมของวงจรของโครงการวิจัยนี้

จาก DFG อันหนึ่งสามารถมี FSM ได้ว่าจะเดียวหรือหลายวงจรรีนกับผลการสังเคราะห์โดยระเบียบวิธีที่เสนอ ถ้าผลการสังเคราะห์พบว่าสามารถแบ่งชั้นเวลาได้ลงตัวด้วยความซ้อนล้อมาก่อน น่าพิการตัวเดียว ระเบียบวิธีจะสังเคราะห์ FSM เพียงตัวเดียวเพื่อความสามารถใช้สัญญาณนาฬิกา ความถี่เดียวได้ แต่ถ้าหากการแบ่งเวลาไม่ลงตัว ผลการวิเคราะห์ให้ความซ้อนล้อมาก่อนลายค่า ระเบียบวิธีจะสังเคราะห์ FSM ออกมานายตัว และการสร้างวงจรจริง (Implementation) ต้องใช้สัญญาณนาฬิกาลายความถี่ ซึ่งอาจจะสร้างได้ยากและมี overhead มากในทางปฏิบัติ เช่น การสื่อสารระหว่าง FSM การจัดการสัญญาณนาฬิกาหลาย ๆ ตัว เป็นต้น

ในโครงการวิจัยนี้จึงจำกัดให้ระเบียบวิธีวิเคราะห์คำนวณสัญญาณนาฬิกาออกมามaxไม่เกิน 2 ค่า และสังเคราะห์ FSM ออกมานายตัวรีนกับการกระจายของชั้นเวลาที่มีความเท่ากัน ชั้นเวลาที่มีค่า

ควบคู่กันและต่อเนื่องกันจะถูกรวมไว้ใน FSM ตัวเดียวกัน หากขั้นเวลาตามด้วยขั้นเวลาที่มีความต่างกันจะต้องมี FSM ในมหให้กับขั้นเวลาที่ตามมาด้วย

การติดต่อสื่อสารระหว่าง FSMS จำแนกได้ 2 อย่างคือ

- ◆ การติดต่อภายใน เป็นการติดต่อกันระหว่าง FSM ที่ควบคุม DFG ตัวเดียวกัน ทำได้โดยการส่งสัญญาณ push จาก FSM ที่มาก่อนไปยัง FSM ที่มาหลังในลักษณะเหมือนการล้มของโดมิโน ดังแสดงในรูปที่ 3.2
- ◆ การติดต่อภายนอก เป็นการติดต่อกัน FSM อื่นภายนอก หรือระบบภายนอก ดังแสดงในรูปที่ 3.2 โดยเมื่อมีสัญญาณ start จากภายนอกมา FSM ตัวแรกจะเริ่มทำงาน จากนั้นจะผลักให้ FSM ที่ตามมาทำงานต่อ ๆ กัน และเมื่อจบการทำงานทั้งหมด FSM ตัวสุดท้ายจะสร้างสัญญาณ done ออกมายังบอร์ดการทำงานที่เสร็จเรียบร้อยแล้ว

3.3 การเลือกจุดออกแบบ

การออกแบบวงจรรวมมีข้อจำกัดหลายประการ เช่น ความเร็ว ขนาดวงจร การใช้กำลังไฟฟ้าเป็นต้น วงจรที่เหมาะสมที่สุดซึ่งอยู่กับลักษณะการนำไปใช้งาน ซอฟต์แวร์ช่วยออกแบบโดยทั่วไปจึงมักจะอนุญาตให้นักออกแบบระบุความต้องการในการออกแบบ (Design constraint) เพื่อให้วงจรที่สังเคราะห์ได้ตรงกับความต้องการของนักออกแบบมากที่สุด

โครงการวิจัยนี้เสนอเทคนิคในการเลือกจุดออกแบบที่เหมาะสม รวมถึงระเบียนวิธีในการสร้างจุดออกแบบที่เหมาะสมที่สุดออกแบบหลาย ๆ จุดเพื่อเป็นทางเลือก การทำเช่นนี้เรียกว่า Design space exploration ซึ่งเป็นคุณสมบัติที่ซอฟต์แวร์ช่วยออกแบบควรจะมีเป็นอย่างยิ่ง

3.3.1. Pareto Points

จุดออกแบบที่เหมาะสมที่สุดเรียกว่า จุดพาริโต (Pareto point) [Micheli94] มีนิยามดังนี้ หมายที่ 3.1 จุดออกแบบ (Design point) ในที่นี่คือ $D(S, A)$ ใด ๆ ซึ่งเป็นคordinates ของความเร็ว (S : speed) และพื้นที่ (A : area) ของวงจร เนื่องจากความเร็วและขนาดของวงจรมักเป็นแฟกเตอร์ที่ผูกพันกันสนิท วงจรที่มีความเร็วสูงมักมีขนาดที่ใหญ่ วงจรที่มีความเร็วต่ำมักมีขนาดเล็ก ดังนั้น จุดพาริโตจึงมองได้ 2 หมุน คือ วงจรที่เหมาะสมที่สุดในด้านความเร็ว และวงจรที่ดีที่สุดในด้านขนาด กล่าวคือในบรรดาจุดออกแบบที่มีขนาดเท่ากัน จุดออกแบบที่มีความเร็วสูงสุดเป็นจุดพาริโต และในบรรดาจุดออกแบบที่มีความเร็วเท่ากัน จุดออกแบบที่มีขนาดเล็กที่สุดเป็นจุดพาริโต

นิยาม 3.1 จุดพาริโต (Pareto point) หมายถึงจุดออกแบบ $D(S, A)$ ที่ไม่มีจุดออกแบบอื่นใด เวลาการทำงาน (S : speed หรือ latency) ต่ำกว่าอีกแล้วที่มีพื้นที่ (A : area) เท่ากัน หรือจุดออกแบบที่ไม่มีจุดออกแบบอื่นใดพื้นที่น้อยกว่าอีกแล้วที่มี latency เท่ากัน

3.3.2. Making Resource-Sharing Decisions

การใช้ทรัพยากร่วมกัน (resource-sharing) ของโภปะเรียนต่าง ๆ มีความจำเป็นในการออกแบบจริงกรณีที่มีทรัพยากร่วมกัน ทรัพยากร (resource) ในที่นี้คือ วงจรฟังก์ชันต่าง ๆ และรีจิสเตอร์ เป็นต้น การใช้ทรัพยากร่วมกันทำให้ขนาดของวงจรเล็กลงแต่มักจะทำให้วงจรทำงานได้ช้าลง ถ้ามีการใช้ทรัพยากร่วมกันมากเกินไปทำให้วงจรทำงานช้าลงมาก นอกจากนี้ขนาดและเวลาของมัลติเพลกเซอร์อาจจะใหญ่กว่าและทำงานนานกว่าตัวทรัพยากร่องด้วย ดังนั้นการสังเคราะห์ที่ให้วงจรที่เหมาะสมมีจึงจำเป็นต้องอาศัยเทคนิคการตัดสินใจที่ดี

ในหลายงานวิจัย เช่น [Kim94] [Memik03] [Jaschke98] [Raji97] เป็นต้น ได้เสนอระบบ
วิธีที่มีประสิทธิภาพโดยการทำ resource-sharing ในระหว่างการทำ scheduling เพื่อทำให้วงจรที่ได้
มีความเร็วและขนาดที่เหมาะสม แต่อย่างไรก็ตามวิธีการเหล่านี้มีความซับซ้อนของอัลกอริทึมและใช้
เวลาในการคำนวนมาก

โครงการวิจัยนี้เสนอเทคนิคในการประมาณค่า Area-speed ratio production ($A.S_{ratio}$) เพื่อช่วยให้การตัดสินใจปริมาณการทำ resource-sharing ได้ก่อนการทำ scheduling ซึ่งสามารถลดเวลาในการค้นหาจุดออกแบบที่เหมาะสมที่สุด ในที่นี้ $A.S_{ratio}$ ถูกนิยามไว้ดังสมการที่ (3.1)

$$A.S_{ratio} = A_{ratio} * S_{ratio} \quad (3.1)$$

၁၀၅

A_{ratio} คือ อัตราส่วนระหว่างพื้นที่ของมัลติเพลกเซอร์ (A_{mux}) และพื้นที่ของ resource ($A_{resource}$)

S_{ratio} คือ อัตราส่วนระหว่างเวลาทำงานของมัลติเพลกเชอร์ (S_{mux}) และเวลาทำงานของ resource ($S_{resource}$)

ค่า $A.S_{ratio}$ ของแต่ละ resource จะถูกคำนวณเตรียมไว้ก่อนการประมาณค่า $A.S_{ratio}$ ของทั้งหมด ค่าประมาณของ $A.S_{ratio}$ ของทั้งหมดนี้คือค่าเฉลี่ยของ $A.S_{ratio}$ ของ resource ที่ถูกใช้สร้างทั้งหมด ค่า $A.S_{ratio}$ ที่เป็นไปได้ทั้งหมดของวงจรต้องถูกทำการคำนวณทุกรอบนึงของจด

ออกแบบ ยกเว้นกรณีที่ A_{ratio} และ/หรือ S_{ratio} มีค่ามากกว่า 1 เพราะนั้นแสดงว่าบริมาณการใช้ทรัพยากร่วมกันมากเกินไป ค่าประมาณที่ได้นี้อาจมีความคลาดเคลื่อนแต่มีแนวโน้มตรงกันกับค่า $A.S_{ratio}$ ของวงจรที่ถูกสร้างจริงดังรายละเอียดในบทความ [Nattha05-1] และ [Nattha05-2]

การตัดสินใจเลือกจุดออกแบบทำได้โดยการพิจารณาค่าประมาณ $A.S_{ratio}$ ทั้งหมดที่ถูกเตรียมไว้ดังนี้ ถ้าหากจุดออกแบบ 2 จุดใดๆ มีค่า A_{ratio} เท่ากัน จุดออกแบบที่มีค่าประมาณ $A.S_{ratio}$ น้อยกว่าจะให้วงจรที่มีความเร็วสูงกว่า ในทำนองเดียวกันถ้าหากจุดออกแบบ 2 จุดใดๆ มีค่า S_{ratio} เท่ากัน จุดออกแบบที่มีค่าประมาณ $A.S_{ratio}$ น้อยกว่าจะให้วงจรที่มีขนาดวงจรเล็กกว่า สังเกตเห็นได้ว่าการตัดสินใจดังกล่าวสอดคล้องกับคำนิยามของจุดพาริโต

3.3.3. Reduction of Resource-Constraints

ดังที่ได้อธิบายในหัวข้อ 3.3.2 เมื่อจากจะเปลี่ยนวิธีต้องทำการวิเคราะห์ทุกจุดออกแบบซึ่งทำให้เสียเวลา ในหัวข้อนี้จะอธิบายถึงการลดจุดออกแบบที่ต้องนำมาวิเคราะห์ดังรายละเอียดต่อไปนี้

การทำ Design space exploration เป็นงานที่ใช้เวลามาก เนื่องจากต้องทำการวิเคราะห์ค้นหา (Search) อย่างละเอียดเพื่อหาจุดออกแบบที่เป็นจุดพาริโต งานวิจัย [Blythe00] ได้เสนอวิธีที่สามารถค้นหาจุดพาริโตได้สำหรับ Time-constraints ต่างๆ ได้อย่างรวดเร็ว แต่จะเปลี่ยนวิธีอาจจะเพิกเฉยจุดพาริโตบางจุดไป และอาจใช้เวลานานในการนี้ไม่มีจุดออกแบบที่เข้าเกณฑ์ lower-bound area ของจะเปลี่ยนวิธี

โครงการวิจัยนี้นำเสนอวิธีการค้นหาจุดพาริโตโดยการใช้ Resource-constraints แทนที่จะเป็น Time-constraints ดังจะเปลี่ยนวิธีขึ้น ทั้งนี้เนื่องจากจะเปลี่ยนวิธีการทำ scheduling ในหัวข้อ 3.4 ไม่จำเป็นต้องข้างอิงกับความสัญญาณนาฬิกา ก่อนทำ scheduling ต้องทำการคำนวนหาเขตของ Resource-constraints ออกมาก่อน แต่ละ Resource-constraint ในเขตนี้จะไม่ซ้ำกันและจะให้จุดพาริโตออกมา จะเปลี่ยนวิธีสามารถถูกเรียบเรียงได้ดังต่อไปนี้

ขั้นตอนที่ 1: จาก DFG ริบมต้นที่ให้มา ทำการกำหนดลำดับการเกิด (occurrence order: L_i) ให้กับแต่ละโปereran O_i ในกรณีที่โปereran มีโปereran นำหน้า (predecessor operation) หลายໂโนด ค่าลำดับการเกิดเป็นค่าที่มากที่สุด ดังตัวอย่างที่แสดงใน DFG รูปที่ 3.3 ค่า L_1 ของแต่ละ O_1 แสดงอยู่ภายใต้วงเล็บ () สังเกตเห็นว่า O_{11} มีโปereran นำหน้า 2 ໂโนดซึ่งมีค่าลำดับการเกิดเท่ากับ 2 และ 3 แสดงว่าค่า L_{11} ต้องเป็น 4


ขั้นตอนที่ 2: ทำการหาจำนวนครั้งที่เกิดพร้อมกันมากที่สุด $\max(n_k)$ ของโปereran ชนิด n_k ได้ ๆ ที่เกิดพร้อมกัน (ลำดับการเกิดเท่ากัน) กล่าวคือ $\max(n_k)$ แทนจำนวนโปereran ชนิดเดียวกันที่ต้องใช้ทรัพยากรชนิดเดียวกัน จากรูปที่ 3.3 ค่าจำนวนครั้งการเกิดพร้อมกันมาก

ที่สุดของโอเปอเรชันคูณ $\max(x) = 4$ และทำนองเดียวกัน $\max(+)=1$ $\max(-)=1$ และ $\max(<)=1$ ดังนั้นการสร้าง DFG นี้ต้องการทรัพยากรมากที่สุดถึง 4 วงจรคูณ 1 วงจรบวก 1 วงจรลบ และ 1 วงจรเปรียบเทียบ


ขั้นตอนที่ 3: ทำการลดขนาดของเซท Resource-constraints โดยการพิจารณาความสัมพันธ์ของข้อมูล (data dependence) และค่า $\max(n_k)$ ที่ได้จากขั้นตอนที่ 2 สังเกตเห็นว่าโอเปอเรชันคูณมีทั้งหมด 6 ครั้ง แต่ใช้วงจรคูณเพียง 4 วงจรก็ทำให้วงจรทำงานได้เร็วเท่ากัน ทั้งนี้เนื่องจากความสัมพันธ์ของข้อมูลทำให้โอเปอเรชันคูณทั้งหมด 6 ครั้งไม่ได้เกิดพร้อมกัน รูปที่ 3.5 (a) แสดงเซทเพิ่มขึ้นของ Resource-constraints ที่เป็นไปได้ทั้งหมด และรูปที่ 3.5(b) แสดงเซทที่ลดแล้ว ในที่นี่ constraint (6,2,2,1) หมายถึง DFG ในรูปที่ 3.3 ถูกสร้างโดยใช้ 6 วงจรคูณ 2 วงจรบวก 2 วงจรลบ และ 1 วงจรเปรียบเทียบ เป็นต้น

ขั้นตอนที่ 4: ทำการเปลี่ยนลำดับการเกิดของโอเปอเรชันถ้าการเปลี่ยนแปลงนี้ไม่เปลี่ยนแปลงเวลาทำงานของวงจร สามารถลด $\max(n_k)$ ของโอเปอเรชันลงได้อีก และไม่เพิ่มค่า $\max(n_k)$ ของโอเปอเรชันชนิดอื่น ดังตัวอย่างในรูปที่ 3.4 ลำดับของ O_4 และ O_8 สามารถเปลี่ยนได้ทำให้ $\max(x)=3$

ขั้นตอนที่ 5: นำร้านขั้นตอนที่ 3 และ 4 จนกว่าจะได้เซท Resource-constraints สุดท้ายที่ลดขนาดไม่ได้อีกแล้ว รูปที่ 3.5(c) แสดงเซท Resource-constraints ที่ลดได้



รูปที่ 3.3: DFG ของวงจรแก้สมการอนุพันธ์อันหนึ่ง



รูปที่ 3.4: DFG ที่มีการเปลี่ยนลำดับการเกิด O_4 และ O_8 จากรูปที่ 3.3

{ (6, 2, 2, 1), (6, 1, 2, 1), (6, 2, 1, 1), (6, 1, 1, 1),
 (5, 2, 2, 1), (5, 1, 2, 1), (5, 2, 1, 1), (5, 1, 1, 1),
 (4, 2, 2, 1), (4, 1, 2, 1), (4, 2, 1, 1), (4, 1, 1, 1),
 (3, 2, 2, 1), (3, 1, 2, 1), (3, 2, 1, 1), (3, 1, 1, 1),
 (2, 2, 2, 1), (2, 1, 2, 1), (2, 2, 1, 1), (2, 1, 1, 1),
 (1, 2, 2, 1), (1, 1, 2, 1), (1, 2, 1, 1), (1, 1, 1, 1) }

(a)

{ (4, 1, 1, 1), (3, 1, 1, 1),
 (2, 1, 1, 1), (1, 1, 1, 1) }
 (b)
 { (3, 1, 1, 1),
 (2, 1, 1, 1), (1, 1, 1, 1) }
 (c)

รูปที่ 3.5: เซทของ Resource-constraints โดยที่ (a) คือ เซทเดิมของ Resource-constraints ที่เป็นไปได้ทั้งหมด (b) คือ เซทที่ลดลงโดยความสัมพันธ์ของข้อมูล (c) คือ เซทที่ลดลงโดยการเปลี่ยนลำดับการเกิด

จากคำอธินายและตัวอย่างการใช้อัลกอริทึมข้างต้น จะเห็นว่าขนาดของเซท Resource-constraints ที่ลดแล้วมีขนาดเล็กกว่าเซทเดิมมาก นั่นแสดงว่าจะเปลี่ยนวิธีสามารถลดเวลาในการวิเคราะห์จุดอกแบบที่ไม่ใช่จุดพาริโตลงได้มาก

3.4 การจัดลำดับโดยเปอเรชันแบบบอชิงโครนัส

โครงการวิจัยนี้นำหลักการของกราฟแบบวงจรของบอชิงโครนัสมามุ่งเน้นในการสังเคราะห์วงจรที่ระดับสูง วงจรของบอชิงโครนัสมีรูปแบบเป็นวงจรที่ไม่จำเป็นต้องใช้สัญญาณนาฬิกาในการกำหนดจังหวะการทำงาน การติดต่อสื่อสารระหว่างโมดูลทำได้โดยการให้ไปริบ็อตคลัทที่มีสัญญาณร้องขอ (Request signal) ของฝ่ายส่งข้อมูล และสัญญาณตอบรับ (Acknowledge signal) ฝ่ายรับข้อมูล ดังนั้นแต่ละโมดูลสามารถทำงานได้ด้วยความเร็วของวงจร ไม่ต้องมีเวลาว่างหรือสแลคในการรอขอบสัญญาณนาฬิกาถัดไป ด้วยคุณสมบัติดังกล่าวทำให้หลักการของวงจรของบอชิงโครนัสมานำไปใช้ในระบบควบคุมและจัดการกระบวนการผลิตได้ดี

ประยุกต์ใช้ในการสังเคราะห์วงจรที่ระดับสูงเป็นผลสำเร็จโดยการสังเคราะห์ทำให้ได้วงจรอะซิงโครนัสที่มีประสิทธิภาพ เช่น [Bachman99] [Saito05] [Naittha03] [Theobald01] เป็นต้น

การจัดลำดับการทำงานของโอเพอเรชันในระเบียบวิธีทางซิงโครนัสที่ผ่านมาทำโดยการแบ่ง DFG ออกเป็นช่วงเวลาที่เรียกว่า control steps แต่ละ control step มักจะหมายถึงหนึ่งคาบของ สัญญาณนาฬิกาซึ่งมักเรียกว่า clock-cycle หรือหนึ่งรอบของสัญญาณนาฬิกา โดยทั่วไปแต่ละロー เปօเรชันมักจะถูกจัดให้ทำงานเสร็จภายในหนึ่ง control step นั้นหมายความว่า คาบสัญญาณ นาฬิกาจะซึ่ง control step ที่ยาวที่สุด หรือโอเพอเรชันที่ทำงานช้าที่สุด มีงานวิจัยหลายงานได้ แก้ปัญหานี้ด้วยวิธีต่าง ๆ โดยการจัดให้โอเพอเรชันที่ทำงานนานสามารถทำงานเสร็จภายในหน่วย clock-cycle ได้ ดังเช่นงานวิจัยของ [Jung02] [Chang96] [Blythe00] [Jain88] [Park85] [Parker86] เป็นต้น แต่อย่างไรก็ตามระเบียบวิธีเหล่านี้ยังถูกจำกัดด้วยความสัญญาณนาฬิกาอยู่ดี

ถึงแม้ในโครงการวิจัยนี้มีจุดประสงค์เพื่อสังเคราะห์วงจรควบคุม FSMs ซึ่งเป็นวงจรซิงโครนัส ต้องอาศัยสัญญาณนาฬิกาในการกำหนดจังหวะการทำงาน แต่การนำหลักการของวงจรอะซิงโครนัส มาประยุกต์ใช้ในการสังเคราะห์วงจรที่ระดับสูงสามารถสังเคราะห์ให้วงจรที่มีประสิทธิภาพมากทั้งใน ด้าน ขนาดวงจร ความเร็ว และการใช้กำลังไฟฟ้า การจัดลำดับการทำงานของโอเพอเรชันที่มีจัง ถูกเรียกว่า การจัดลำดับโอเพอเรชันแบบอะซิงโครนัส (Asynchronous style scheduling) ซึ่งทำการ จัดลำดับของโอเพอเรชันให้เริ่มทำงานได้เร็วที่สุดเท่าที่ทำได้ (As Soon As Possible หรือ อัลกอริทึม ASAP [Micheli94]) โดยไม่คำนึงถึงความสัญญาณนาฬิกา อัลกอริทึม ASAP จะส่งผลให้วงจรทำงาน เร็วที่สุด และเมื่อรวมกับการจัดลำดับโอเพอเรชันแบบอะซิงโครนัสแล้ว วงจรที่ได้จะทำงานได้เร็วกว่า วงจรซิงโครนัสเนื่องจากไม่มีสแลค โครงการวิจัยนี้เรียกอัลกอริทึมดังกล่าวว่า Asynchronous style ASAP scheduling รูปที่ 3.1(a) และ 3.6(a) แสดงให้เห็นถึงหลักการของอัลกอริทึมดังกล่าว จะเห็น ว่าแต่ละโอเพอเรชันสามารถเริ่มทำงานได้ทันทีโอเพอเรชันที่นำหน้า (predecessor operation) ทำงานเสร็จโดยไม่ต้องรอสัญญาณนาฬิกา

ในโครงการวิจัยนี้ประยุกต์ใช้ระเบียบวิธี ASAP scheduling แบบอะซิงโครนัสนี้กับเทขอของ resource-constraints ที่ลดแล้วจากหัวข้อที่ 3.3 ระเบียบวิธีจะทำการจัดลำดับโอเพอเรชันและ กำหนดทรัพยากรให้กับแต่ละโอเพอเรชัน เพื่อให้วงจรที่ทำงานเร็วที่สุดภายในได้กรอบของแต่ละ resource-constraint จุดอุกเบนท์ที่ได้จะเป็นจุดพาริโตอิกมาสำหรับ resource-constraint นั้น ๆ

3.5 การเลือกความสัญญาณนาฬิกา

ระเบียบวิธีทำงานวิจัย เช่น [Bhattach98] [Blythe00] [Chang96] [Juan96] เป็นต้น ทำการเลือกความสัญญาณนาฬิกา ก่อนการทำ resource-sharing และ scheduling เพื่อลดเวลาในการคำนวณ และการคำนวนหาความสัญญาณนาฬิกาโดยไม่คำนึงถึงการ scheduling หรือลักษณะ ของ DFG เลยอาจจะได้วงจรที่ไม่เหมาะสมที่สุด


ในทางตรงกันข้ามโครงการวิจัยนี้ทำการคำนวณค่าตอบสนองภาระงานหลังจากการทำ ASAP scheduling แบบอะซิงโครนัสภายใต้ resource-constraint หนึ่ง ๆ จะเป็นวิธีการคำนวณค่าตอบสนองภาระงานที่มีรายละเอียดตั้งต่อไปนี้ ในที่นี้สมมติว่า เวลาทำงานของโอเพอเรชันบวกกับเวลาทำงานของโอเพอเรชันคูณมีค่าเท่ากับ 90.9ns ซึ่งนำมาจาก [Chnag96]

ข้อtonที่ 1: คำนวณเวลาเริ่ม (start time) และเวลาจบ (end time) ให้กับแต่ละโอเพอเรชัน start time คือเวลาที่เริ่วที่สุดที่โอเพอเรชันหนึ่ง ๆ สามารถเริ่มได้ end time คือเวลา start time บวกกับเวลาการทำงาน (execution time) ของโอเพอเรชันนั้น ๆ ดังแสดงในรูปที่ 3.6(a) ที่แต่ละโอเพอเรชัน start time แสดงไว้ในวงเล็บ [-] ด้านบน ส่วน end time แสดงไว้ในวงเล็บ [-] ด้านล่าง สังเกตว่า start time และ end time ไม่ได้แสดงไว้ทุกโอเพอเรชัน เนื่องจากเพื่อลดความซับซ้อนในรูปภาพ

ข้อtonที่ 2: ทำการขยายเวลา start time และ end time หั้งหมัดลงไปบนขั้นเวลาที่อนุกรมกันอย่างต่อเนื่อง ในที่นี้ ขั้นเวลา (time step) หมายถึง control step หรือ 1 步态 ของ FSM นั้นเอง การขยายเวลาของ DFG ในรูปที่ 3.6(a) ได้ผลดังรูปที่ 3.6(b)

ข้อtonที่ 3: ทำการแยกกลุ่ม time step ที่มีค่าติดกัน จากรูปที่ 3.6(b) สามารถแยกได้ 3 กลุ่ม ดังนี้ 22.5ns 33.7ns 57.2ns และ 90.9ns

ข้อtonที่ 4: ทำการลดกลุ่ม time step ด้วยความสามารถแทนได้ด้วย time step ขึ้นที่มีอยู่ตั้งแต่สองขั้นขึ้นไป เมื่อ time step หมายถึง ค่าตอบสนองภาระงาน นั้นแสดงว่าเราจำเป็นต้องลดกลุ่มของ time step ให้เหลือน้อยที่สุดเพื่อลดความยุ่งยากในการสร้างจรรจิง ดังแสดงในรูปที่ 3.6(c) time step 90.9ns ถูกแทนด้วย time step 3 ขั้นคือ $33.7ns + 33.7ns + 22.5ns$ เป็นต้น ในขั้นตอนสุดท้ายนี้ time step ลดลงเหลือ 2 กลุ่มคือ 33.7ns และ 22.5ns นั้นคือในการสร้างจรรจิงมีวงจรกำเนิดสัญญาณภาระ 2 ความถี่นั้นเอง



(a)

[33.7]	0
[33.7]	33.7
[33.7]	67.4
[33.7]	101.1
[33.7]	134.8
[90.9]	
[C1]	
[C2]	225.7
[C1]	259.4
[C1]	293.1
[C1]	326.8
[C1]	384.0
[C1]	417.7
[C1]	451.4
[C1]	485.1
[C2]	542.3
[C1]	576.0
[C1]	609.7
[C2]	633.2
[C1]	666.9
[C1]	700.6


(b)

(c)

รูปที่ 3.6: An elliptical wave filter (EWF) taken from [Bachman99]: (a) a DFG with asynchronous style ASAP scheduling, (b) time steps, (c) clock assignment.


3.6 การสังเคราะห์ FSMs

จากสถาปัตยกรรมของวงจรเบ้าหมายที่ได้อธิบายในหัวข้อที่ 3.2 และระเบียบวิธีที่ได้อธิบายในหัวข้อที่ 3.5 สามารถสังเคราะห์ FSMs สำหรับ DFG ในรูปที่ 3.6 ได้ดังแสดงในรูปที่ 3.7 ซึ่งประกอบด้วย FSMs ย่อยทั้งหมด 9 วงจรด้วยกัน มีการใช้สัญญาณนาฬิกา 2 ความถี่




(a) An FSM of an EWF

Input = {start}
Output = {MUX_A1, MUX_A2, MUX_A3, MUX_A4, MUX_M1M2, EN_A1, EN_A2, EN_A3, EN_A4, push_2}



(b) The state diagram of FSM 1



Input = {push_2}
Output = {EN_M1M2, push_3}

(b) The state diagram of FSM 2

รูปที่ 3.7: FSM ที่สังเคราะห์ได้จาก DFG ในรูปที่ 3.6

การสังเคราะห์ FSM ออกแบบถูกตัวเขียนกับการกระจายของขั้นเวลาที่มีความเท่ากัน ขั้นเวลาที่มีค่าความเท่ากันและต่อเนื่องกันจะถูกรวมไว้ใน FSM ตัวเดียวกัน หากขั้นเวลาตามด้วยขั้นเวลาที่มีความต่างกันจะต้องมี FSM ในมีให้กับขั้นเวลาที่ความมากด้วย ตั้งแสดงในรูปที่ 3.6(c) ขั้นเวลาที่ 1 ถึงขั้นเวลาที่ 6 มีค่าดีเลย์ 33.7ns เท่ากันอย่างต่อเนื่องจึงถูกรวมอยู่ในที่เดียวกันคือ FSM 1 ในรูปที่ 3.7 ส่วนขั้นเวลาที่ 7 มีดีเลย์ 22.5ns ต่างจากไปจึงถูกจัดไว้ใน FSM อีกอันหนึ่งคือ FSM 2 ในรูปที่ 3.7 เป็นต้น

State transition diagram ของ FSM 1แสดงดังในรูปที่ 3.7(b) FSM 1 ต้องควบคุม 6 เวลา ต้องมี 7 สเตก โดยสเตก 1-6 ทำหน้าที่ควบคุมชั้นเวลาที่ 1-6 และสเตก 0 มีไว้เพื่อเตรียมพร้อมรอ การเรียกใช้จากวงจร FSM ส่วนอื่น ในทำนองเดียวกัน FSM 2 ซึ่งควบคุมชั้นเวลาที่ 7 เพียงชั้นเดียวมี State transition diagram ดังในรูปที่ 3.7(c) ยกเว้น สเตก 0 ในสเตกอื่น FSM ต้องสร้างสัญญาณควบคุมด้วยพาทที่เหมาะสม ในรูปแสดงเพียงแต่สัญญาณอินพุตและเอาท์พุตของแต่ละ FSM เท่านั้น การเปลี่ยนแปลงของสัญญาณเหล่านี้ในแต่ละสเตกได้จะให้ไว้เพื่อความง่ายในการแสดงภาพ

สังเกตเห็นว่าขั้นเวลาที่มีดีเลย์เท่ากันจะไม่ถูกความไว้ใน FSM เดียวกัน เนื่องจากขั้นเวลาเหล่านี้ไม่ต่อเนื่องกัน ถ้ารวมทั้งหมดเข้าด้วยจะทำให้ FSM มีความซับซ้อนมาก มีปัญหาของการซิงโครไนซ์กัน และไม่ได้วางรูที่เร็วตามที่ควรจะได้

ข้อควรระวังในการสร้างวงจรริบมีดังนี้ การสร้างวงจร FSM ที่มีสัญญาณนาฬิกาความถี่เดียว ทำได้ยาก แต่การสร้างวงจร FSM ที่มีสัญญาณนาฬิกา 2 ความถี่ขึ้นไปทำได้ยาก โดยเฉพาะในส่วนปัตกรรมที่นำเสนอนี้ ผู้ออกแบบต้องสามารถควบคุมสัญญาณนาฬิกาให้มีลักษณะเริ่มและหยุด (pausable clocks) ได้ดังต้องการ ซึ่งเป็นงานวิจัยที่ท้าทายที่น่าจะดำเนินต่อไป