

## บทที่ 4

### ผลการวิจัย

เนื้อหาในบทนี้อธิบายถึงผลการทดลองที่พิสูจน์ให้เห็นถึงประสิทธิภาพของระเบี่ยบวิธีที่นำเสนอในโครงการวิจัยดังต่อไปนี้

#### 4.1 ผลการวิเคราะห์จุดพาริโต

เพื่อที่จะพิสูจน์ว่าระเบี่ยบวิธีที่นำเสนอสามารถสังเคราะห์จุดออกแบบที่เป็นจุดพาริโตที่เป็นไปได้ออกมาทั้งหมด การทดลองจึงถูกดำเนินการเปรียบเทียบกับระเบี่ยบวิธีของ [Blythe00] ได้ผลการวิเคราะห์ดังตารางที่ 1 แต่ละแถวแสดงผลการสร้างวงจร Diff eq โดยเปรียบเทียบกับ resource-constraint ต่าง ๆ จากขนาดวงจร (area) เล็กจนถึงขนาดใหญ่ตามลำดับ ซึ่งแต่ละแถวคือแต่ละจุดออกแบบ D(area, speed) นั่นเอง ในที่นี้วงจรคุณ (M) มีขนาดพื้นที่เท่ากับ 150 หน่วย และมีตัวเร็วเท่ากับ 163ns วงจร ALU (ภายในการ +,-,<) มีขนาดพื้นที่เท่ากับ 100 หน่วย และมีตัวเร็วเท่ากับ 48ns

คอลัมน์ที่ 2 แสดงขนาดของพื้นที่ของแต่ละ resource-constraint คอลัมน์ที่ 3 แสดงผลจากการสังเคราะห์โดยวิธีของ [Blythe00] โดย "1045:19x55, P" หมายถึง เวลา DFG ทั้งหมดมีค่าเท่ากับ 1045ns ซึ่งประกอบด้วย คำสัญญาณนาฬิกาขนาด 55ns จำนวน 19 clock cycles และจุดออกแบบนี้เป็นจุดพาริโต สำหรับจุดออกแบบที่ไม่เป็นจุดพาริโตถูกแสดงด้วย "nP"

คอลัมน์ที่ 4 แสดงผลจากการสังเคราะห์โดยวิธีที่นำเสนอ โดย "1026: 6x163+48, P" หมายถึง เวลา DFG ทั้งหมดมีค่าเท่ากับ 1026ns ซึ่งประกอบด้วย คำสัญญาณนาฬิกาขนาด 163ns จำนวน 6 clock cycles และคำสัญญาณนาฬิกาขนาด 48ns จำนวน 1 clock cycle และจุดออกแบบนี้เป็นจุดพาริโต

ตารางที่ 1: ผลการวิเคราะห์จุดพาริโต

Resource-constraint	Area	[Blythe00] method	Proposed method
1M, 1ALU	250	1045:19x55, P	1026: 6x163+48, P
2M, 1ALU	400	605: 11x55, P	585: 3x163+2x48, P
2M, 2ALU	500	652: 4x163, nP	537: 3x163+48, P
3M, 1ALU	550	480: 20x24, P	470: 2x163+3x48, P
3M, 2ALU	650	432: 18x24, P	422: 2x163+2x48, P

จากตารางที่ 1 สังเกตเห็นว่าระเบียบวิธีที่นำเสนอมีความสามารถสั้นเคราะห์จุดออกแบบที่เป็นจุดพาริโตได้น้อย ในขณะที่ระเบียบวิธีของ [Blythe00] ระบุว่า จุดออกแบบ D(400, 605) ไม่เป็นจุดพาริโตเนื่องจากยังมีจุดออกแบบอื่นที่เร็วกว่า แต่ไม่สามารถสร้างได้จริงเนื่องจากถูกจำกัดด้วยความสัญญาณนาฬิกา ระเบียบวิธีของ [Blythe00] จึงตัดจุดนี้ออกจากการเป็นจุดพาริโต นอกจากนี้ สังเกตเห็นได้ว่าระเบียบวิธีที่นำเสนอยังให้วารที่ทำงานได้เร็วกว่า [Blythe00] ทุกจุดออกแบบ ทั้งนี้ เป็นผลเนื่องจากการนำหลักการทำงานการออกแบบจรอร่องคงที่มาประยุกต์ใช้ันเอง

#### 4.2 ผลการวิเคราะห์ของระบบเครื่องมือ

เพื่อที่จะพิสูจน์ถึงประสิทธิภาพของระเบียบวิธีการคำนวณควบคุมสัญญาณนาฬิกาที่นำเสนอด้วยการทดลองระเบียบวิธีประยุกต์ใช้กับวงจร DSP benchmarks ได้ถูกดำเนินการและเปรียบเทียบกับ ระเบียบวิธีที่เกี่ยวข้องมากที่สุดคือ [Chang96] ดังแสดงในตารางที่ 2 คอลัมน์ที่ 1 แสดงชื่อของวงจร คอลัมน์ที่ 2 แสดงระเบียบวิธีที่เปรียบเทียบกัน คอลัมน์ที่ 3 แสดงความสัญญาณนาฬิกาที่คำนวณได้จากแต่ละวิธี คอลัมน์ที่ 4 แสดงจำนวน clock cycles ที่ใช้ในการทำงานจนเสร็จจากขั้นเวลาแรกจนถึงขั้นเวลาสุดท้าย และคอลัมน์ที่ 5 แสดงเวลาในการทำงานต่อไป

ตารางที่ 2: Benchmark results

Example	Method	Clock period (ns)	Clock cycles	DFG time(ns)
Diff Eq (2M, 2A, 1S, 1C)	Max. operation	90.9	4	363.6
	Slack minimization	3.134	101	316.6
	Proposed method	90.9, 34.2	4	306.9
AR-lattice (2M, 2A)	Max. operation	90.9	10	909
	Slack minimization	2.597	356	916.8
	Proposed method	90.9, 33.7	10	794.6
EWF (2M, 2A)	Max. operation	90.9	16	1454.4
	Slack minimization	3.37	218	734.7
	Proposed method	23.5, 33.7	22	700.6
EWF (2M, 4A)	Max. operation	90.9	14	1272.6
	Slack minimization	3.37	208	701.0
	Proposed method	23.5, 33.7	22	700.6

ในตาราง Diff Eq (2M, 2A, 1S, 1C) หมายถึง วงจรแก้สมการอนุพันธ์ถูกสร้างด้วย 2 วงจร คูณ 2 วงจรบวก 1 วงจรลบ และ 1 วงจรเรียบเทียบ ทำงานองค์ริยา กันสำหรับ วงจรอร่อง AR-lattice และ EWF ในที่นี้ได้เลือกของโอเปอเรชันต่าง ๆ ถูกนำมาราก [Chang96] ดังนี้ M=90.9ns A=33.7ns และ S=34.2ns

จากการสามารถสังเกตได้ว่า ระเบียบวิธีที่นำเสนอนี้ให้วงจรที่มีประสิทธิภาพมาก วงจรสามารถทำงานเสร็จด้วยจำนวน clock cycles ที่ใกล้เคียงกับระเบียบวิธี Max. operation ซึ่งเป็นวิธีที่เลือกเวลาจากโอเปอเรชันที่ทำงานช้าที่สุด และวงจรที่นำเสนอยังมีความเร็วสูงที่สุด ถึงแม้ว่า ระเบียบวิธี Slack minimization [Chang96] สามารถสังเคราะห์วงจรที่มีความเร็วใกล้เคียงจุดที่เหมาะสมที่สุด แต่ความของสัญญาณนาฬิกาเล็กเกินไปทำให้วงจรควบคุม FSM มีขนาดใหญ่มากและต้องการหลาย clock cycles มากในการทำงานเสร็จ นั่นหมายถึงการใช้กำลังไฟฟ้าที่มากนั่นเอง

นอกจากนี้ระเบียบวิธีที่นำเสนอมีความสามารถทำให้การใช้ทรัพยากรลดลงด้วย ตั้งแสดงในผลของ วงจร EWF(2M, 2A) และ EWF(2M, 4A) ด้วยระเบียบวิธีอื่นผลของทั้งสองกรณีต่างกัน วงจร EWF(2M, 4A) ใช้ทรัพยากรมากกว่า จึงทำงานได้เร็วกว่า ในขณะที่วงจรที่ได้จากการเบียบวิธีที่นำเสนอนี้ให้ผลความเร็วและจำนวน clock cycles ที่เหมือนกันของวงจร EWF ทั้งสองกรณี นั่นคือ การสร้างวงจร EWF ต้องการวงจรบวกเพียง 2 วงจร ก็พอ เหตุผลที่ได้ผลดังกล่าวเนื่องจากระเบียบวิธี ASAP scheduling แบบอะซิงโครนัส ไม่ถูกจำกัดด้วยค่าสัญญาณนาฬิกา ทุกโอเปอเรชันสามารถเริ่มทำงานได้ทันทีที่ทรัพยากรและข้อมูลพร้อม