

# ภาคผนวก

## ประวัติผู้วิจัย

ผู้วิจัย นางณัฏฐา จินดาเพ็ชร์  
สังกัด ภาควิชาศึกษาformation คณะวิศวกรรมศาสตร์ มหาวิทยาลัยสงขลานครินทร์

### 1. ประวัติส่วนตัว

- 1.1 เกิดวันที่ 7 ตุลาคม พ.ศ. 2513
- 1.2 อายุ 36 ปี
- 1.3 การศึกษาระดับอุดมศึกษา (เรียงจากคุณวุฒิต่ำไปสูง ตามลำดับ)  
คุณวุฒิ ปี พ.ศ. ที่จบ ชื่อสถานศึกษาและประเทศ

วศ.บ. (ไฟฟ้า)	2536	มหาวิทยาลัยสงขลานครินทร์/ประเทศไทย
M.Eng. (Information)	2543	มหาวิทยาลัยโตเกียว/ประเทศไทยญี่ปุ่น
Ph.D. (Interdisciplinary Course on Advanced Science and Technology)	2547	มหาวิทยาลัยโตเกียว/ประเทศไทยญี่ปุ่น

1.4 วิทยานิพนธ์ Design of Asynchronous VLSI Systems with Local Clock Control

### 2. ประวัติการรับราชการ

- 2.1 ปัจจุบันดำรงตำแหน่ง อาจารย์ ระดับ 7 ขั้น 15,650 บาท
- 2.2 ได้รับแต่งตั้งให้ดำรงตำแหน่งอาจารย์ เมื่อวันที่ 27 เมษายน พ.ศ. 2538
- 2.3 ตำแหน่งอื่น ๆ
  - 2.3.1 ได้รับแต่งตั้งให้ดำรงตำแหน่งอาจารย์ประจำของบัณฑิตวิทยาลัย หลักสูตรระดับปริญญาโท คณะวิศวกรรมศาสตร์ มหาวิทยาลัยสงขลานครินทร์ ประจำอาจารย์ที่ปรึกษาวิทยานิพนธ์ ตั้งแต่วันที่ 10 มกราคม พ.ศ. 2548
  - 2.3.2 ได้รับแต่งตั้งให้ดำรงตำแหน่ง รองหัวหน้าภาควิชาศึกษาformation ฝ่ายวิจัยและบัณฑิตศึกษา เมื่อวันที่ 1 สิงหาคม พ.ศ. 2548
  - 2.3.3 ได้รับแต่งตั้งให้ดำรงตำแหน่งประธานคณะกรรมการบริหารหลักสูตรวิศวกรรมศาสตร์ มหาบัณฑิต สาขาวิศวกรรมไฟฟ้า เมื่อวันที่ 1 กันยายน พ.ศ. 2548

### 3. ผลงานทางวิชาการ

#### 3.1 บทความวิจัยที่ตีพิมพ์ในวารสารทางวิชาการ

1. N. Sretasereekul, H. Saito, E. Kim, M. Ozcan, M. Imai, H. Nakamura and T. Nanya, 2003. "Synthesis of Serial Local Clock Controllers for Asynchronous Circuit Design", IEICE Trans. on Fundamentals, Special Issue on VLSI Design and CAD Algorithms, Vol.E86-A, No.12, pp.3028-3037, December 2003.
2. N. Sretasereekul and T. Nanya, 2003. "Eliminating Isochronic-Forks Constraints in Quasi-Delay-Insensitive Circuits", IEICE Trans. on Fundamentals, Vol.E86-A, No.4, pp.900-907, April 2003.
3. Y. Okuyama, N. Sretasereekul, H. Saito, T. Nanya and K. Kuroda, 2002. "Synthesis of Asynchronous Control Circuits Based on Hierarchical CDFGs", Trans. of Information Processing Society of Japan (IPSJ) (in Japanese), Vol.43, No.5, pp.1225-1234, May 2002.

#### 3.2 บทความวิจัยเสนอในที่ประชุมวิชาการและมีการพิมพ์รวมเล่ม

1. ณัฐรุ่ง จินดาเพ็ชร์ และ คณิติ เจษฎ์พัฒนาวนนท์, "การออกแบบวงจรอะซิงโครนัสสำหรับวงจรของสัญญาณดิจิตอล", การประชุมวิชาการทางวิศวกรรมศาสตร์ มหาวิทยาลัยสงขลานครินทร์ ครั้งที่ 3, 8-9 ธันวาคม 2547.
2. N. Jindapetch, H. Saito, P. Phukpattranont, and K. Chetpattananondh, 2005. "Area-Speed Ratio Productions for Data-path Resource-Sharing Decisions", The 20th International Conference on Circuits/Systems, Computers, and Communications (ITC-CSCC 2005), pp. 765-766, July 4-7, 2005. Jeju Korea.
3. H. Saito, N. Jindapetch, T. Yoneda, C. Myers, and T Nanya. 2005. "A Scheduling Method for Asynchronous Bundled-Data Implementations Based on the Completion of Data Operations", The 20th International Conference on Circuits/Systems, Computers, and Communications (ITC-CSCC 2005), 4-7 July 2005, pp. 433-434, Jeju Korea.
4. N. Jindapetch, H. Saito, K. Thongnoo and T. Nanya. 2005. "A Fair Overhead Comparison between Asynchronous Four-Phase Protocol Based Controllers and

Local Clock Controllers", The 2005 ECTI International Conference, 12-13 May 2005, pp. 791-794. Pattaya Thailand.

5. N. Jindapetch, P. Phukpattranont and K. Chetpattananondh. 2005. "Effective Resource Sharing in a Second-Order Volterra Filter", PSU-UNS International Conference on Engineering and Environment - ICEE-2005, 19-20 May 2005. Novi Sad.
6. K. Chetpattananondh and N. Jindapetch. 2005. "A New Technique of Vibration Measurement for Cylinder", PSU-UNS International Conference on Engineering and Environment - ICEE-2005, May 19-20, 2005. Novi Sad.
7. H. Saito, E. Kim, N. Sretasereekul, M. Imai, H. Nakamura and T. Nanya. 2003. "Control Signal Sharing Using Datapath Delay Information at Control Data Flow Graph Descriptions", Proc. of Async2003, May 2003.
8. N. Sretasereekul, H. Saito, E. Kim, M. Ozcan, M. Imai, K. Thongnoo, H. Nakamura and T. Nanya. 2003. "A Zero-Time-Overhead Asynchronous Four-Phase Controller", Proc. of 2003 IEEE International Symposium on Circuits and Systems (ISCAS2003), May 2003.
9. H. Saito, E. Kim, M. Imai, N. Sretasereekul, H. Nakamura and T. Nanya. 2003. "Control Signal Sharing of Asynchronous Circuits Using Datapath Delay Information", Proc. of ISCAS2003, May 2003.
10. N. Sretasereekul, Y. Okuyama, H. Saito, M. Imai, K. Kuroda and T. Nanya. 2002. "Flexible Partitioning of CDFGs for Compact Asynchronous Controllers", Proc. of the 2002 International Technical Conference on Circuits/Systems, Computers, and Communications (ITC-CSCC 2002), Vol.3, pp.1724-1727, July 2002.
11. N. Sretasereekul and T. Nanya. 2001. "Eliminating Isochronic-Forks Constraints in Quasi-Delay-Insensitive Circuits", Proc. of Asia and South Pacific Design Automation Conference 2001 (ASP-DAC 2001), January 2001, pp.437-442.